半导体结构的制作方法

1.本发明涉及半导体技术领域，特别涉及一种半导体结构。


背景技术：

2.晶体管器件作为半导体集成电路中的主要器件，被广泛应用于存储器、逻辑电路中等。具体参考图1所示，晶体管一般包括形成在衬底10表面上的栅极结构20和形成在衬底10中且位于栅极结构20侧边的源漏区30，其中，所述源漏区30通常还需要通过接触插塞50实现电性引出，即所述接触插塞50的底部延伸至衬底10以和所述源漏区30电性连接。
3.现有技术中，为了降低接触插塞50和源漏区30之间的接触电阻，一般还会在源漏区30的接触面上形成金属硅化物层40，进而使得接触插塞50能够通过所述金属硅化物层40与所述源漏区30电性连接。然而，现有的半导体结构中，常常会发生金属硅化物层40中的金属扩散至其侧边的栅极结构20，从而会对半导体结构造成影响。


技术实现要素：

4.本发明的目的在于提供一种半导体结构，以解决金属硅化物层中的金属容易扩散至栅极结构的问题。
5.为解决上述技术问题，本发明提供一种半导体结构，包括：衬底；至少一个栅极结构，形成在所述衬底上；第一隔离侧墙，覆盖所述栅极结构的侧壁，并且所述第一隔离侧墙的底部低于所述栅极结构的底部；第二隔离侧墙，覆盖所述第一隔离侧墙远离栅极结构的侧壁，并且所述第二隔离侧墙的底部低于所述第一隔离侧墙的底部；第三隔离侧墙，覆盖所述第二隔离侧墙远离栅极结构的侧壁，并且所述第三隔离侧墙的底部低于所述第一隔离侧墙的底部；接触插塞，形成在所述第三隔离侧墙远离所述栅极结构的侧边，并且所述接触插塞的底部低于所述第二隔离侧墙的底部并延伸至所述衬底中；以及，金属硅化物层，位于所述接触插塞底部的衬底中，并直接接触所述接触插塞和所述衬底。
6.可选的，所述第二隔离侧墙的底部还沿着背离所述栅极结构的方向横向延伸而覆盖衬底表面，所述接触插塞贯穿所述第二隔离侧墙以延伸至所述衬底中。
7.可选的，所述金属硅化物层的边缘的顶部接触所述第二隔离侧墙的底表面。
8.可选的，所述金属硅化物层靠近栅极结构的边界未超出所述第二隔离侧墙靠近栅极结构的边界。
9.可选的，所述第三隔离侧墙的底部还沿着背离所述栅极结构的方向横向延伸而覆盖所述第二隔离侧墙，所述接触插塞依次贯穿所述第三隔离侧墙和所述第二隔离侧墙以延伸至所述衬底中。
10.可选的，所述第三隔离侧墙不连续覆盖所述第二隔离侧墙。
11.可选的，所述接触插塞的一部分侧壁接触所述第二隔离侧墙的侧壁，所述接触插塞还有一部分侧壁接触所述第三隔离侧墙的侧壁。
12.可选的，所述接触插塞的顶部宽度尺寸大于所述接触插塞的底部宽度尺寸，其中
所述接触插塞的顶部侧壁和所述第二隔离侧墙的侧壁邻接，所述接触插塞的底部侧壁和所述第三隔离侧墙的侧壁邻接。
13.可选的，所述半导体结构还包括第四隔离侧墙，所述第四隔离侧墙至少位于所述栅极结构的侧壁和所述第一隔离侧墙之间，其中所述第四隔离侧墙的底部低于所述栅极结构的底部，并高于第一隔离侧墙的底部。
14.可选的，所述第四隔离侧墙还覆盖所述栅极结构的顶表面。
15.可选的，所述半导体结构包括至少两个栅极结构，其中相邻的两个栅极结构之间共用一个接触插塞，所述接触插塞和两侧的两个栅极结构之间均设置有所述第一隔离侧墙、所述第二隔离侧墙和所述第三隔离侧墙。
16.可选的，位于所述接触插塞两侧的两个第三隔离侧墙之间的间距尺寸小于等于所述接触插塞的宽度尺寸，所述接触插塞的侧壁和两侧的两个第三隔离侧墙的侧壁接触。
17.在本发明提供的半导体结构中，栅极结构的侧边设置有底部依次降低的隔离侧墙(即，第一隔离侧墙和第二隔离侧墙)，并使接触插塞的底部更低而延伸至衬底中，相应的使得接触插塞底部的金属硅化物层被设置衬底的较深区域中，有效增加了金属硅化物层和栅极结构之间的距离，从而可以有效改善在制备金属硅化物层的过程中以及形成金属硅化物层之后出现的金属扩散至栅极结构的问题。有利于提高所形成的半导体结构的器件性能。
附图说明
18.图1是现有的一种半导体结构的示意图；
19.图2a为本发明一实施例中的一种半导体结构的示意图；
20.图2b为本发明一实施例中的一种半导体结构主要示意出衬底的结构示意图；
21.图3为本发明一实施例中的另一种半导体结构的示意图；
22.图4为本发明一实施例中的半导体结构的形成方法的流程示意图；
23.图5a～图5j为本发明一实施例中的半导体结构的形成方法在其制备过程中的结构示意图。
24.其中，附图标记如下：
25.10/100-衬底；
26.100a-第一表面；
27.100b-第二表面；
28.110-台阶部；
29.110a-第一台阶；
30.110b-第二台阶；
31.110c-第三台阶；
32.110d-第四台阶；
33.20/200-栅极结构；
34.210-栅极氧化层；
35.220-第一栅极导电层；
36.230-第二栅极导电层；
37.240-第三栅极导电层；
38.250-栅极遮蔽层；
39.30/300-源漏区；
40.310-第一掺杂区；
41.320-第二掺杂区；
42.40/400-金属硅化物层；
43.50/500-接触插塞；
44.500a-接触窗；
45.510-第一导电层；
46.520-第二导电层；
47.610-第四隔离侧墙；
48.620-第一隔离侧墙；
49.630-第二隔离侧墙；
50.640-第三隔离侧墙；
51.700-介质层。
具体实施方式
52.以下结合附图和具体实施例对本发明提出的半导体结构及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
53.图2a为本发明一实施例中的半导体结构的示意图，图2b为本发明一实施例中的半导体结构其主要示意出衬底的结构示意图。
54.结合图2a和图2b所示，本实施例中的半导体结构包括：衬底100；形成在所述衬底100的顶表面上的栅极结构200；以及，形成在所述衬底100中的源漏区300。具体的，所述源漏区300位于所述栅极结构200的侧边，以及所述源漏区300通常可利用接触插塞实现电性引出。
55.即，所述半导体结构还包括接触插塞500，所述接触插塞500形成在所述栅极结构200的侧边，并且所述接触插塞500的底部还延伸至所述衬底100以电性连接所述源漏区300。
56.继续参考图2a所示，所述半导体结构还包括金属硅化物层400，所述金属硅化物层400形成在所述源漏区300的接触面上，并扩展至所述源漏区300中，以及所述接触插塞500的底部延伸至所述金属硅化物层400，从而使所述接触插塞500与所述金属硅化物层400接触。即，所述金属硅化物层400形成在源漏区300和接触插塞500之间，使得源漏区300和接触插塞500之间能够通过所述金属硅化物层400电性连接，有利于降低源漏区300和接触插塞500之间的接触电阻。
57.重点参考图2b所示，位于所述栅极结构200侧边的至少部分衬底100以远离所述栅极结构200的方向呈台阶状依次内陷，以构成台阶部110。本实施例中，所述台阶部110紧邻所述栅极结构200，并往远离栅极结构200的方向延伸。
58.具体的实施例中，所述台阶部110例如包括n级台阶，n为大于等于2的正整数。以及，所述n级台阶即相应的具有n个不同台面高度的台面，并且往远离栅极结构200的方向n
个台阶的台面高度依次降低，例如，所述n级台阶包括沿着远离栅极结构200的方向依次延伸排布的第1级台阶、第2级台阶
……
第n级台阶，其中第1级台阶的台面高度最高，第n级台阶的台面高度最低。
59.需要说明的是，位于所述台阶部110远离栅极结构200一侧的衬底顶表面(即，第二表面100b)可以低于栅极结构正下方的衬底顶表面(即，第一表面100a)；或者，位于所述台阶部110远离栅极结构200一侧的衬底顶表面(即，第二表面100b)也可以和栅极结构正下方的衬底顶表面(即，第一表面100a)齐平。例如，本实施例中，位于所述台阶部110远离栅极结构200一侧的衬底顶表面(即，第二表面100b)低于栅极结构正下方的衬底顶表面(即，第一表面100a)，且高于所述台阶部110的最低台面。
60.进一步的，所述源漏区300具有对应在所述台阶部110的部分。具体而言，所述源漏区300形成在所述栅极结构200的侧边，并沿着远离栅极结构200的方向扩展，以使所述源漏区300至少扩展至所述台阶部110的最低台面的位置。其中，所述源漏区300中对应于所述台阶部100的顶表面即相应的以远离所述栅极结构200的方向呈梯度降低，即，所述源漏区300的至少部分顶表面顺应所述台阶部110的台面呈台阶状。本实施例中，所述源漏区300还进一步横向延伸至所述第二表面100b的位置。
61.继续结合图2a和图2b所示，所述金属硅化物层400即形成在所述源漏区300位于最低台阶的表面上，并扩展至所述源漏区300中。即，所述金属硅化物层400形成在所述n级台阶最远离栅极结构200的台面上(例如，所述金属硅化物层400形成在所述n级台阶其第n级台阶的台面上)。
62.需要说明的是，在制备金属硅化物层400时，通常是利用金属与衬底100中的硅发生反应以形成，而在此过程中，金属会在所述衬底100中扩散，进而形成具有一定厚度的金属硅化物层400。因此，当所形成的金属硅化物层距离栅极结构较近时，则在制备金属硅化物层的过程中或者形成金属硅化物层之后均容易发生金属扩散至栅极结构的现象，从而影响器件性能，例如会导致器件的漏电流现象，以及接触不良等问题。
63.例如参考图1所示，现有的半导体结构中，金属硅化物层40距离栅极结构20较近，尤其是金属硅化物层40的顶部位置和所述栅极结构20的底部位置均位于同一高度位置(即，所述金属硅化物层20的顶部扩展至衬底10的顶表面，所述栅极结构20的底部形成在衬底10的顶表面)，因此所述金属硅化物层40中的金属在横向扩散时，即很容易横向扩散至所述栅极结构20。
64.然而，本实施例中，具体参考图2a和图2b所示，由于栅极结构200侧边的衬底100具有台阶部110，从而使得源漏区300的顶表面相应的具有呈现为台阶状的部分，并且所述金属硅化物层400还进一步形成在源漏区300其位于最低台阶的台面上，相应的使得所述金属硅化物层400内陷在衬底100的较深位置中，进而使所述金属硅化物层400的顶部位置低于所述栅极结构200的底部位置。此时，所述金属硅化物层400即位于所述栅极结构200的斜下方，即相当于增加了金属硅化物层400和栅极结构200之间的距离，当存在金属扩散时，由于金属粒子难以跨过n级台阶，从而难以扩散至栅极结构200，因此有效改善了在金属硅化物层400的制备过程中以及金属硅化物层400制备完成后出现的金属扩散至栅极结构200的问题。
65.继续参考图2a和图2b所示，本实施例中，以所述台阶部110具有4级台阶为例进行
解释说明。具体的，所述台阶部110包括沿着远离栅极结构的方向依次排布的第一台阶110a、第二台阶110b、第三台阶110c和第四台阶110d。其中，所述第二台阶110b的台面低于所述第一台阶110a的台面，所述第三台阶110c的台面低于所述第二台阶110b的台面，所述第四台阶110d的台面低于所述第三台阶110c的台面，即，所述第一台阶110a的台面最高，所述第四台阶110d的台面最低。
66.本实施例中，所述第一台阶110a的台面低于第一表面100a，以及第二表面100b和第三台阶110c的台面齐平。
67.以及，所述源漏区300从所述栅极结构300至少横向扩展至所述第四台阶110d，基于此，所述金属硅化物层400即形成在所述第四台阶110d的表面上。
68.需要说明的是，本实施例中，所述n级台阶的第1级台阶(例如，本实施例中的第一台阶110a)的台面低于位于栅极结构正下方的衬底顶表面(即，第一表面100a)，以及第2级台阶至第n级台阶的台面依次降低，即，本实施例的n级台阶中，台面最高的第1级台阶其台面高度位置仍低于所述栅极结构200的底部位置。然而应当认识到，在其他实施例中，所述n级台阶中的第1级台阶的台面也可以和位于栅极结构正下方的衬底顶表面(即，第一表面100a)齐平。
69.继续参考图2a所示，所述半导体结构还包括至少两层隔离侧墙，所述至少两层隔离侧墙依次覆盖所述栅极结构200的侧壁。以及，所述至少两侧隔离侧墙中至少部分隔离侧墙位于所述台阶部110的不同台面上。例如，所述至少两层隔离侧墙中，部分隔离侧墙形成在第1级台阶的台面上，部分隔离侧墙形成在第2级台阶的台面上等。应当认识到，每一级台阶的台面上可以形成有一层隔离侧墙或者一层以上的隔离侧墙。
70.进一步的，所述至少两层隔离侧墙包括至少n-1层隔离侧墙，所述至少n-1层隔离侧墙分别位于所述台阶部110的第1级台阶至第n-1级台阶的台面上。即，所述台阶部110的n级台阶中，第1级台阶至第n-1级台阶的台面上形成有隔离侧墙，第n级台阶的台面上形成有金属硅化物层400，并在第n级台阶的台面上实现接触插塞500和金属硅化物层400的电性接触。
71.本实施例中，部分台阶的台面宽度即可以利用隔离侧墙定义出，此将在后续的台阶部的形成方法中进行详细说明。基于此，即可使部分台阶上的隔离侧墙其远离栅极结构的侧壁和其下方的台阶的边界对齐。例如，所述至少两层隔离侧墙可以包括至少n-1层隔离侧墙，所述n-1层隔离侧墙中第1层隔离层至第n-2层隔离侧墙一一对应形成在所述台阶部110的第1级台阶至第n-2级台阶的台面上，并且第1层隔离层至第n-2层隔离侧墙的侧壁与第1级台阶至第n-2级台阶的边界一一对齐。
72.也就是说，本实施例中，所述至少两层隔离侧墙不仅用于覆盖栅极结构200，以隔离保护所述栅极结构，并且还用于定义出台阶部110的台阶宽度和位置，进一步的界定出所述金属硅化物层400的形成位置。基于此，即相当于利用所述至少两层隔离侧墙可以有效控制所述金属硅化物层400的形成位置。例如，可以通过增加隔离侧墙的层数，进而增加台阶部110的台阶数量，如此即能够使金属硅化物层400形成在衬底100的更深位置中。
73.具体的，本实施例中，所述台阶部110的包括第一台阶110a、第二台阶110b、第三台阶110c和第四台阶110d，以及所述至少两层隔离侧墙包括第四隔离侧墙610和第一隔离侧墙620。其中，所述第四隔离侧墙610覆盖所述栅极结构200的侧壁，所述第一隔离侧墙620覆
盖所述第四隔离侧墙610远离栅极结构200的侧壁。以及，所述第四隔离侧墙610位于第一台阶110a的台面上，并且所述第四隔离侧墙610远离所述栅极结构200的侧壁和所述第一台阶110a的边界对齐，所述第一隔离侧墙620形成在第二台阶110b的台面上，并且所述第一隔离侧墙620远离所述栅极结构200的侧壁和所述第二台阶110b的边界对齐。此时，所述第一隔离侧墙620的底部位置相应的低于第四隔离侧墙610的底部位置。
74.可以认为，本实施例中，利用第四隔离侧墙610界定出第一台阶110a的台面宽度(即，利用第四隔离侧墙610界定出第一台阶110a远离栅极结构的边界)，以及利用第一隔离侧墙620界定出第二台阶110b的台面宽度(即，利用第一隔离侧墙620界定出第二台阶110b远离栅极结构的边界)，此时即相当于利用第一隔离侧墙620界定出第三台阶110c靠近栅极结构的边界。
75.此外，本实施例中，所述第四台阶110d可以利用图形化工艺界定出。例如，在制备接触窗以形成接触插塞500的过程中，可以直接刻蚀所述衬底100，以使刻蚀后的衬底表面相对于第三台阶110c的台面下沉，进而构成所述第四台阶110d。可以认为，所述第四台阶110d是通过刻蚀部分第三台阶110c的台面以形成的。
76.需要说明的是，本实施例中，第1级台阶(即，第一台阶110a)相对于衬底100的第一表面100a下沉，以及第1级台阶靠近栅极结构200的边界与栅极结构200的侧壁对齐。可以认为，利用栅极结构200界定出第一台阶110a靠近栅极结构的边界。
77.继续参考图2a和图2b所示，所述至少两层隔离侧墙还包括第二隔离侧墙630，所述第二隔离侧墙630覆盖所述第一隔离侧墙620远离栅极结构200的侧壁，并且所述第二隔离侧墙630位于第三台阶110c的台面上。此时，所述第二隔离侧墙630的底部位置相应的低于第一隔离侧墙620的底部位置。
78.本实施例中，所述第二隔离侧墙630的底部还沿着背离所述栅极结构的方向横向延伸以覆盖栅极结构侧边的衬底表面(即，台阶部11侧边的第二表面100b)。具体而言，所述源漏区300横向延伸至对应于第二表面100b的位置，以及第二隔离侧墙630也覆盖第二表面100b，相应的使所述第二隔离侧墙630能够覆盖所述源漏区300。
79.进一步的，所述至少两层隔离侧墙还包括第三隔离侧墙640，所述第三隔离侧墙640形成在所述第二隔离侧墙630上，并至少覆盖所述第二隔离侧墙630的侧壁。本实施例中，所述第三隔离侧墙640和所述第二隔离侧墙630均形成在所述第三台阶110c上，以及所述第三隔离侧墙640的底部也沿着背离所述栅极结构的方向横向延伸以覆盖台阶部110侧边的第二表面100b。此时，所述第三隔离侧墙640横向延伸的底部相应的覆盖所述第二隔离侧墙630的横向延伸的底部。
80.继续参考图2a和图2b所示，所述源漏区300包括第一掺杂区310和第二掺杂区320，所述第一掺杂区310的掺杂浓度低于所述第二掺杂区320的掺杂浓度，并且第一掺杂区310更靠近所述栅极结构200并延伸至所述栅极结构200的下方，所述第二掺杂区320连接所述第一掺杂区310并往远离栅极结构200的方向扩展。
81.本实施例中，所述第一掺杂区310例如从栅极结构200的下方横向扩展至第一隔离侧墙620的下方(即，所述第一掺杂区310从栅极结构200的下方经由第一台阶110a进一步扩展至第二台阶110b)，所述第二掺杂区320例如从第二台阶110b横向扩展至第四台阶110d，并可进一步扩展至第二表面100b的位置。此时，所述第二掺杂区320的最高顶部位置相应的
低于所述第一掺杂区310的最高顶部位置。
82.具体的实施例中，所述半导体结构还包括介质层700，所述介质层700至少包覆所述栅极结构200的外侧，并覆盖所述栅极结构侧边的衬底100。本实施例中，所述介质层700覆盖所述至少两层隔离侧墙的外侧壁。
83.进一步的，所述接触插塞500贯穿所述介质层700，以延伸至所述衬底100，进而和所述源漏区300电性连接。本实施例中，所述介质层700覆盖所述第三隔离侧墙640的侧壁，以及所述接触插塞500形成在所述介质层700靠近第三隔离侧墙640的位置，并且所述接触插塞500的部分侧壁邻接所述第三隔离侧墙640的侧壁。
84.可以理解的是，所述至少两层隔离侧墙能够用于隔离所述接触插塞500和所述字线200，并且还可以利用所述至少两层隔离侧墙中的最外层隔离侧墙(例如，本实施例中的第三隔离侧墙640)作为边界阻挡层，以用于控制所述接触插塞500的形成位置，使得所述接触插塞500能够被控制在最外层隔离侧墙远离栅极结构的一侧(例如，使得所述接触插塞500的部分侧壁和最外层隔离侧墙的侧壁邻接)。通过控制接触插塞500的形成位置，即可保证所述接触插塞500和字线200之间的隔离性能，并基于多层隔离侧墙的隔离下能够有效改善接触插塞500和字线200之间的耦合性能，降低寄生电容。
85.进一步的方案中，所述至少两层隔离侧墙可以采用至少两种材料形成。例如，部分隔离侧墙的材料包括氧化硅，另一部分隔离侧墙的材料包括氮化硅等。本实施例中，所述第四隔离侧墙610的材料包括氮化硅，第一隔离侧墙620的材料包括氧化硅，所述第二隔离侧墙630的材料也可以包括氧化硅，以及所述第三隔离侧墙640的材料可以包括氮化硅。
86.此外，所述至少两层隔离侧墙中位于最外层的隔离侧墙的材料可以不同于介质层700的材料，如此一来，在刻蚀介质层700以制备接触插塞500时，即能够利用所述最外层的隔离侧墙实现侧面的刻蚀阻挡。即，本实施例中，所述第三隔离侧墙640的材料不同于所述介质层700的材料，例如，所述第三隔离侧墙640的材料包括氮化硅，所述介质层700的材料包括氧化硅。
87.需要说明的是，在一种可选的方案中，刻蚀形成接触窗时是以最外层隔离侧墙实现刻蚀阻挡，此时可使最外层的隔离侧墙仅少量被消耗，进而使得填充在接触窗中的接触插塞至少其顶部侧壁和最外层的隔离侧墙邻接。例如参考图2a所示，接触插塞500的顶部侧壁和最外层隔离侧墙(即，第三隔离侧墙640)的侧壁邻接。
88.当然，其他的方案中，还可使所述接触插塞的侧壁接触至最外层的隔离侧墙的侧壁和内层的隔离侧墙的侧壁，即，所述接触插塞的一部分侧壁接触所述第二隔离侧墙630的侧壁，所述接触插塞还有一部分侧壁接触所述第三隔离侧墙640的侧壁。具体的，在刻蚀形成接触窗时还可以更多的消耗最外层的隔离侧墙，例如使得最外层隔离侧墙的顶部被消耗，以及最外层隔离侧墙的底部被保留，进而使得填充在接触窗中的接触插塞其顶部侧壁能够和内层的隔离侧墙邻接，以及接触插塞的底部侧壁能够和最外层隔离侧墙邻接。例如参考图3所示，所述接触插塞500的顶部横向延伸至第二隔离侧墙630，以使所述接触插塞500的顶部侧壁和所述第二隔离侧墙630的侧壁接触，以及所述接触插塞500的底部侧壁和所述第三隔离侧墙640的侧壁接触。
89.此外，图3所示的方案中，在刻蚀形成用于容纳接触插塞500的接触窗时，所述第三隔离侧墙640部分被刻蚀去除而暴露出所述第二隔离侧墙630，其中第三隔离侧墙640中位
于顶部拐角位置的部分和底部的部分均被保留，而仍覆盖所述第二隔离侧墙630，使得所述第三隔离侧墙640不连续的覆盖所述第二隔离侧墙630。
90.如上所述，本实施例中，所述第四台阶110d可以在制备接触插塞500的接触窗时通过刻蚀部分第三台阶110c的台面以形成。具体的，在形成所述接触窗之前，可以使用于成第二隔离侧墙630和第三隔离侧墙640延伸覆盖所述第三台阶110c的台面，进而在形成接触窗时，即依次刻蚀所述介质层700、所述第二隔离侧墙630和第三隔离侧墙640，并进一步刻蚀所述第三台阶110c的台面，以形成内陷的第四台阶110d。
91.可以理解的是，通过在所述第三台阶110c上形成一层或者一层以上的隔离侧墙，可以调整所述接触插塞500的形成位置，此时相应的可以调整所述第四台阶110d的位置和金属硅化物层400的位置。例如，可以调整所述第四台阶110d的中心和所述第二掺杂区320的中心对齐，进而使得金属硅化物层400和接触插塞500能够形成在第二掺杂区320的中心位置。
92.继续参考图2a所示，本实施例中，内陷的第四台阶110d的台面为弧形面，所述金属硅化物层400即形成在所述弧形面上并进一步向内扩展。以及，所述接触插塞500依次贯穿所述介质层700、第三隔离侧墙640和第二隔离侧墙630，以延伸至所述金属硅化物层400，进而和所述金属硅化物层400直接接触。
93.进一步的，所述接触插塞500的顶部宽度尺寸大于所述接触插塞500的底部宽度尺寸，以及所述金属硅化物层400的横向宽度尺寸大于所述接触插塞500的底部宽度尺寸并小于所述接触插塞500的顶部宽度尺寸。
94.继续参考图2a所示，所述接触插塞500包括第一导电层510和第二导电层520。其中，所述第一导电层510覆盖所述接触窗底壁和侧壁，即相应的覆盖所述金属硅化物层400；以及，所述第二导电层520形成在所述第一导电层510上，并填充所述接触窗。
95.需要说明的是，在图2a所示的方案中，仅示意出了一个栅极结构200，进而构成一个晶体管器件。然而，在其他方案中(例如参考图3所示)，同一源漏区300的两侧可以均形成有栅极结构200，以分别构成两个晶体管器件，并且所构成的两个晶体管器件共用所述源漏区300。进一步的，在图3所示的半导体结构中，共用的源漏区300是以第二掺杂区320呈对称设置，以及两个栅极结构200之间即对应有两个相互对称的台阶部110。
96.即，在图3所示的方案中，所述半导体结构包括至少两个栅极结构200，其中相邻的两个栅极结构200之间共用一个接触插塞500，所述接触插塞500和两侧的两个栅极结构200之间均设置有所述第一隔离侧墙620、所述第二隔离侧墙630和所述第三隔离侧墙640。进一步的，所述接触插塞500两侧的侧墙结构呈对称设置。
97.此外，在图3所示的方案中，位于所述接触插塞500两侧的两个第三隔离侧墙640之间的间距尺寸可小于等于所述接触插塞500的宽度尺寸，从而使得所述接触插塞500的侧壁和两侧的两个第三隔离侧墙640的侧壁接触，即，所述接触插塞500被夹持在两侧的隔离结构之间。在具体的实施例中，所述接触插塞500例如呈现为上宽下窄的结构，此时，所述接触插塞500的顶部侧壁还进一步和两侧的两个第二隔离侧墙630的侧壁邻接，所述接触插塞500的底部侧壁和两侧的两个第三隔离侧墙640的侧壁邻接。
98.基于如上所述的半导体结构，以下对半导体结构的形成方法进行详细说明。图4为本发明一实施例中的半导体结构的形成方法的流程示意图，图5a～图5j为本发明一实施例
中的半导体结构的形成方法在其制备过程中的结构示意图。下面结合附图对本实施例中形成半导体结构的各个步骤进行详细说明。
99.在步骤s100中，具体参考图5a所示，提供一衬底100，并形成栅极结构200在所述衬底100上。
100.其中，所述栅极结构200可以包括由下至上依次堆叠的栅极氧化层210、第一栅极导电层220、第二栅极导电层230、第三栅极导电层240和栅极遮蔽层250。具体的，所述第一栅极导电层220的材料例如包括多晶硅，所述第二栅极导电层230的材料例如包括氮化钛或钛等，所述第三栅极导电层240的材料可以包括钨，以及所述栅极遮蔽层250的材料例如包括氮化硅。
101.在步骤s200中，具体参考图5b～图5e所示，形成源漏区300在所述栅极结构200的侧边，以及依次刻蚀所述衬底100，以使所述衬底100位于所述栅极结构200侧边的部分以远离所述栅极结构200的方向呈台阶状依次内陷，以构成台阶部110，其中所述源漏区300中对应于所述台阶部110的顶表面以远离所述栅极结构200的方向呈梯度降低。
102.其中，所述台阶部110中的部分台阶可以利用至少两层隔离侧墙界定出。例如，可以通过形成至少两层隔离侧墙，以及在形成所述至少两层隔离侧墙中的部分隔离侧墙之后，以所述部分隔离侧墙为掩膜刻蚀所述衬底100，使所述衬底100的顶表面依次下沉以构成所述台阶部110。
103.可选的方案中，可通过形成至少n-2层隔离侧墙，进而界定出n级台阶部110的第1级台阶至第n-2级台阶(此时，所述至少n-2层隔离侧墙分别位于所述台阶部110的第1级台阶至第n-2级台阶的台面上)，并以第n-2层隔离侧墙为掩模刻蚀第n-2级台阶以使部分衬底下沉，进而构成台面更低的第n-1级台阶。以及，第n级台阶则可以在制备接触插塞的过程中通过刻蚀第n-1级台阶以形成。
104.本实施例中，以形成具有4级台阶的台阶部110为例进行解释说明。以及，所述源漏区300可以在制备隔离侧墙和台阶部110的过程中形成。具体的，所述源漏区300和所述衬底100的台阶部110的形成方法例如包括如下步骤。
105.第一步骤，具体参考图5b所示，以所述栅极结构200为掩模，刻蚀栅极结构200侧边的衬底100，以使位于所述栅极结构200侧边的衬底表面下沉，以构成台阶部110的第一台阶110a。此时，所述第一台阶110a的台面相应的低于所述栅极结构正下方的第一表面100a。
106.第二步骤，具体参考图5c所示，形成第四隔离侧墙610，所述第四隔离侧墙610至少覆盖所述栅极结构200的侧壁，以及所述第四隔离侧墙610的底部位于所述第一台阶110a上。本实施例中，所述第四隔离侧墙610的顶部还横向延伸以覆盖所述栅极结构200的顶表面。
107.第三步骤，继续参考图5c所示，形成第一掺杂区310在所述衬底100中并位于所述第四隔离侧墙610的侧边，并且所述第一掺杂区310还经由所述第四隔离侧墙610扩散至所述栅极结构200的下方。
108.进一步的，所述第一掺杂区310的形成方法例如包括离子注入工艺和热退火工艺，以使注入的离子能够经由所述第四隔离侧墙610扩散至所述栅极结构200的下方。
109.第四步骤，具体参考图5d所示，以所述第四隔离侧墙610为掩模，刻蚀第四隔离侧墙610侧边的衬底100，以使位于所述第四隔离侧墙610侧边的衬底表面下沉，以构成台阶部
110的第二台阶110b。此时，所述第二台阶110b的台面相应的低于第一台阶110a的台面。
110.应当认识到，可以通过调整隔离侧墙的厚度进而调整各个台阶的台阶宽度。例如，可以通过调整第四隔离侧墙610的厚度，进而调整第一台阶110a的台面宽度，相应的调整了第二台阶110b靠近栅极结构200的边界位置。
111.此外，形成第一掺杂区310的第三步骤和刻蚀衬底以形成第二台阶110b的第四步骤，两者的顺序可以调整。例如，在其他实施例中，可以先刻蚀衬底以形成第二台阶，接着再执行离子注入工艺以形成第一掺杂区。
112.第五步骤，具体参考图5e所示，形成第一隔离侧墙620，所述第一隔离侧墙620覆盖所述第四隔离侧墙610的侧壁，以及所述第一隔离侧墙620的底部位于所述第二台阶110b上。
113.后续工艺中，还以第一隔离侧墙620为掩模刻蚀衬底100，以进一步形成第三台阶，同样的，通过调整第一隔离侧墙620的宽度，即能够相应的调整第二台阶110b的台面宽度。
114.第六步骤，具体参考图5f所示，以所述第一隔离侧墙620为掩模，刻蚀第一隔离侧墙620侧边的衬底100，以使位于所述第一隔离侧墙620侧边的衬底表面下沉，以构成台阶部110的第三台阶110c。此时，所述第三台阶110c的台面相应的低于第二台阶110b的台面。
115.以及，形成第二掺杂区320在所述衬底100中并位于所述第一隔离侧墙620的侧边，并且所述第二掺杂区320在所述第一隔离侧墙620的下方连接所述第一掺杂区310。其中，所述第二掺杂区320的掺杂浓度高于所述第一掺杂区310的掺杂浓度，并且所述第二掺杂区320相对于第一掺杂区310扩散在衬底的更深位置中。
116.同样的，形成第二掺杂区320的步骤和刻蚀衬底以形成第三台阶110c的步骤，两者的顺序可以调整。例如，在其他实施例中，可以先执行离子注入工艺以形成第二掺杂区320，接着再刻蚀衬底以形成第三台阶110c。
117.进一步的，参考图5g所示，在形成所述第三台阶110c之后，还包括：依次形成第二隔离侧墙630和第三隔离侧墙640在所述第三台阶110c上。以及，用于构成所述第二隔离侧墙630和第三隔离侧墙640的隔离材料层还延伸覆盖所述第三台阶110c的台面，以使隔离材料层进一步覆盖所述第二掺杂区320的表面。
118.继续参考图5g所示，所述半导体结构的形成方法还包括：形成介质层700在所述衬底100，所述介质层700包覆所述隔离侧墙的外围并覆盖所述源漏区300。其中，所述介质层700的材料可以不同于最外层的隔离侧墙的材料，即，本实施例中，所述介质层700的材料不同于第三隔离侧墙640的材料。例如，所述介质层700的材料包括氧化硅，所述第三隔离侧墙640的材料包括氮化硅。
119.需要说明的是，本实施例中，在形成n级台阶的台阶部110的过程中，第1级台阶至第n-2级台阶可以利用隔离侧墙界定出。例如，形成第1级台阶至第n-2级台阶的方法包括：依次形成n-2层隔离侧墙，并在形成每一隔离侧墙之后刻蚀所述衬底，以使所述衬底的表面依次下沉，以形成第1级台阶至第n-2级台阶，此时所述n-2层隔离侧墙分别位于第1级台阶至第n-2级台阶的台面上。以及，第n-1级台阶的形成方法可以为：以第n-2层隔离侧墙为掩模刻蚀第n-2级台阶以使部分衬底下沉，以形成所述第n-1级台阶。以及，第n级台阶则可以在制备接触插塞的过程中通过刻蚀第n-1级台阶以形成。
120.具体而言，参考图5h所示，依次刻蚀所述介质层700和隔离材料层至所述衬底100，
以暴露出所述衬底的第n-1级台阶，以及进一步刻蚀所述第n-1级台阶的部分台面以使台面下沉以形成接触窗500a，所述接触窗500a的底表面低于所述第n-1级台阶的台面，并构成所述台阶部的第n级台阶，即，所述第n级台阶的台面低于所述第n-1级台阶的台面。
121.本实施例中，所述接触窗500a的底表面对应于第四台阶110d，以及所述接触窗500a暴露出所述第二掺杂区320。
122.如上所述，所述介质层700的材料不同于第三隔离侧墙640的材料，因此在刻蚀所述介质层700以形成接触窗500a时，即可以利用所述第三隔离侧墙640实现侧面的刻蚀阻挡，有效控制所形成的接触窗500a的位置。基于此，则所形成的接触窗500a的侧壁上例如还暴露有部分所述第三隔离侧墙640。
123.可选的方案中，可以调整第三台阶110c上的隔离侧墙的层数，以进一步调整最外层隔离侧墙的位置，如此即能够相应的调整所形成的接触窗500a的位置。本实施例中，使所述接触窗500a位于所述第二掺杂区320的中心位置或接近中心位置。
124.在步骤s300中，具体参考图5i所示，形成金属硅化物层400在所述源漏区300位于最低台阶的表面上，并且所述金属硅化物层400还扩展至所述源漏区300中。本实施例中，所述金属硅化物层400形成在所述第二掺杂区320的表面上，并且所述金属硅化物层400在第二掺杂区320中朝向栅极结构的方向横向扩展的边界未超过所述第二隔离侧墙630靠近栅极结构的边界。即，本实施例中，金属硅化物层400靠近栅极结构的边界未超出第二隔离侧墙630靠近栅极结构的边界。此外，所述金属硅化物层400的边缘的顶部还接触所述第二隔离侧墙630的底表面。
125.具体的，所述金属硅化物层400的形成方法例如包括：首先，形成金属层，所述金属层至少覆盖所述接触窗500a的底表面，以覆盖暴露于所述接触窗500a中的第二掺杂区320；接着，执行退火工艺，以使金属层中的金属和第二掺杂区320中的硅反应，以形成金属硅化物层400；接着，去除未发生反应的金属层。其中，所述金属硅化物层400的材料例如包括钴硅化物。
126.需要说明的是，在制备金属硅化物层400的过程中，由于暴露于接触窗中的第二掺杂区320的表面相对于栅极结构200下沉，从而使得第二掺杂区320的表面至所述栅极结构200之间具有较大的距离，进而可以有效改善金属扩散至栅极结构的问题。
127.在步骤s400中，具体参考图5j所示，形成接触插塞500在所述栅极结构200的侧边，所述接触插塞500的底部延伸至所述金属硅化物层400。具体的，所述接触插塞500即相应的填充在所述接触窗500a中。
128.综上所述，如上所述的半导体结构中，通过使栅极结构侧边的衬底呈现为台阶状而具有台阶部，相应的将源漏区的顶表面调整为台阶状，从而使得金属硅化物层能够形成在源漏区其位于最低台阶的台面上，相应的使得所述金属硅化物层内陷在衬底的较深位置中，并位于所述栅极结构的斜下方，相当于增加了金属硅化物层和栅极结构之间的距离。如此一来，当存在金属扩散时，由于金属粒子难以跨过n级台阶，从而难以扩散至栅极结构，因此有效改善了在金属硅化物层的制备过程中以及金属硅化物层制备完成后出现的金属扩散至栅极结构的问题。
129.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，
都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
130.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
131.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。