用于蜂窝无线电的毫米波芯片组的传输线上的功率管理控制的制作方法

用于蜂窝无线电的毫米波芯片组的传输线上的功率管理控制


背景技术：

1.如本领域所知，射频(rf)功率放大器(pa)的效率可以通过称为“供应调制”(有时也称为“漏极调制”或“集电极调制”)的技术来改进。在这种技术中，提供给pa的供电电压根据正被合成的rf信号随时间动态调整(“调制”)。为了最大的效率改进，供应电压可以在跟踪或动态地适应rf信号幅度(或包络)的快速变化的短时间尺度上离散地(在离散电平之间)或连续地调整，例如在将数据编码在rf信号中时或在期望rf信号幅度以高包络带宽改变时(例如，如在包络跟踪、高级包络跟踪(envelope tracking advanced)、极性调制、“g类”功率放大、多级回退(multilevel back-off)、多级linc、非对称多级异相等中)，可能发生所述变化。提供给pa的供电电压(或电压电平)还可以被调整以适应期望的rf包络的长期变化(例如，“自适应偏置”)，例如与针对rf“流量”变化等调整发射器输出强度以使数据传送中的错误最小化相关联的变化。
[0002]“连续”供应调制(例如，“包络跟踪”或“自适应偏置”)可以通过如下操作有利地实现：从一组离散供电电压中动态地选择中间电压，并且然后进一步调节(逐步降低)该中间电压以产生要提供给功率放大器的连续可变供应电压。一些rf放大器系统利用其中供应电压在一组离散电压电平之间切换的“离散”供应调制(或离散“漏极调制”)，可能包括附加的滤波或调制以影响电平之间的电压转变。这种类型的系统例如在以下各项中被描述并且包括以下各项：“g类”放大器、多级linc(mlinc)功率放大器、非对称多级异相(amo)功率放大器、多级回退放大器(包括“非对称多级回退”放大器)和数字化极性发射器以及其他类型的装置。还可以实现利用连续供应调制和离散供应调制的组合的混合系统。


技术实现要素：

[0003]
描述了用于蜂窝无线电并且特别是用于sub6至毫米(mm)波蜂窝无线电的功率管理控制接口的构思、系统、电路和技术。
[0004]
还描述了用于将数字包络信号从基带芯片组的调制解调器或收发器传递至分立供应调制器功率管理电路(pmc)的构思、系统、电路和技术。所述构思、系统、电路和技术对于将高带宽数字包络信号从基带芯片组传递至分立供应调制器pmc特别有用。
[0005]
在实施方式中，描述了数字控制电平(dcl)接口。该接口可以在系统的芯片组侧和pmc侧以相对简单的方式实现。dcl接口利用数字信号进行操作，减少(并且理想地最小化)与其他基带芯片组部件的电磁干扰(emi)，可以利用基带芯片组与pmc之间少至两个的电连接来实现，可以被编码以用于错误抑制，可以被编码以用于pmc的功能控制，并且可以被编码以防止pmc或基带芯片组的误用。
[0006]
在实施方式中，在状态之间的转变不模糊并且可以仅表示唯一的fsm状态时，对dcl信号进行编码以抑制错误。以这种方式，至唯一状态的转变将校正dcl信号中的位错误。
[0007]
在实施方式中，响应于第一辅助线上的辅助信号具有第一值，fsm具有第一fsm状态序列；并且响应于第二辅助线上的辅助信号具有第二不同值，fsm具有第二不同的fsm状态序列。
[0008]
在实施方式中，pmc输入包括一个或更多个数字缓冲电路。在实施方式中，pmc数字缓冲器后面跟着输入施密特触发器。在实施方式中，输入施密特触发器具有阈值对称性，使得输出从第一值转变至第二不同值与输出从第二值转变至第一值的模拟电压电平基本上相同。在实施方式中，输入施密特触发器具有阈值对称性，使得对于上升输入信号输出从“0”转变至“1”与对于下降信号输出从“1”转变至“0”的模拟电压电平相同。
[0009]
在实施方式中，至pmc的每个dcl输入对应于逻辑供应调制器，该逻辑供应调制器被配置成承载用于物理供应调制器的配置，包括用于多脉冲转变的配置、用于与该输出相关的通用开关的配置、用于平均功率跟踪的配置中的一者或更多者。
[0010]
在实施方式中，可以以编程方式重新配置从逻辑供应调制器到物理供应调制器的映射，使得任何输入可以控制任何输出。
[0011]
在实施方式中，dcl输入的数目与pmc vcc输出的数目不同。在实施方式中，dcl输入的数目小于pmc vcc输出的数目。在实施方式中，dcl输入的数目大于pmc vcc输出的数目。在实施方式中，dcl输入的数目等于pmc vcc输出的数目。
[0012]
在实施方式中，系统包括耦接在基带芯片组与rf头之间的多个传输线，所述多个传输线中的至少一些传输线被配置成在基带芯片组与rf头之间传播控制信号和辅助信号。
[0013]
在实施方式中，系统包括一个或更多个传输线，并且一个或更多个传输线中的每个传输线被配置成在芯片组与rf头之间传播dcl信号和辅助信号。
[0014]
在实施方式中，可以利用时分复用来对信息(例如，dcl信息、pmc控制信息、dcl和pmc控制信息和/或dcl信息与pmc控制信息的组合)进行编码。该方法可以减少同时状态的数目。
[0015]
根据本文所描述的构思的一个方面，一种系统，包括：装置，其用于通过如下操作来经由信号路径将离散供应电平和控制信息从芯片组传送至rf头：对离散供应电平和控制信息进行编码和调制，然后将经编码调制的离散供应电平信息与在芯片组与rf头之间的信号路径上已经存在的信号复用。
[0016]
在实施方式中，控制信息包括用于控制功率管理电路(pmc)的一个或更多个信号。
[0017]
在实施方式中，用于将离散供应电平和控制信息从芯片组传送至rf头的装置即基带芯片组，包括：编码器，其被配置成接收多个单独的数字控制逻辑(dcl)信号，并且被配置成在该编码器的输出处生成一个或更多个经编码的dcl信号；调制器，其具有耦接至编码器的输出的输入，调制器被配置成从编码器接收一个或更多个经编码的dcl信号并且对提供至该调制器的经编码的dcl信号进行调制；上变频器，其具有耦接至编码器的输出的输入，上变频器被配置成将经调制编码的dcl信号转换成中频(if)信号；以及复用器，其具有耦接至上变频器的输出并且被配置成接收一个或更多个经调制编码的dcl if信号的第一输入，具有被配置成接收一个或更多个iq信号的第二输入，并且具有被配置成接收一个或更多个控制信号的第三输入，复用器被配置成对一个或更多个经调制编码的dclif信号、一个或更多个iq信号和一个或更多个控制信号进行复用。
[0018]
在实施方式中，编码器还被配置成接收用于控制有限状态机(fsm)的一个或更多个经编码的辅助信号。
[0019]
在实施方式中，调制器被配置成在上变频为if信号并与预先存在的iq信号和控制信号复用之前使用正交幅度调制(qam)来对编码器输出信号进行调制。在实施方式中，调制
器被配置成在上变频为if信号并与iq信号和控制信号复用之前使用直接编码来对编码器输出信号进行调制。
[0020]
在实施方式中，功率管理电路(pmc)被配置成接受离散供应电平和控制信息。在实施方式中，pmc是rf头的一部分。
[0021]
在实施方式中，耦接在芯片组与rf头之间的信号路径是耦接在芯片组与rf头之间的传输线。在实施方式中，传输线被配置成允许基本上同时传播经复用的第一if频率的一个或更多个经调制编码的离散供应电平和控制信息信号、第二if频率的一个或更多个iq信号以及第三if频率的一个或更多个控制信号。
[0022]
在实施方式中，rf头是毫米波头。在实施方式中，rf头包括：解复用器，其具有耦接至rf传输线的输入，该解复用器被配置成从基带芯片组接收经复用的一个或更多个经调制编码的离散供应电平和控制信息信号、一个或更多个iq信号以及一个或更多个控制信号，并且该解复用器具有第一解复用器输出、被配置成提供iq信号和控制信号中的第一者的第二解复用器输出以及被配置成提供iq信号和控制信号中的第二者的第三解复用器输出；下变频器，其具有耦接至解复用器的第一输出的输入，并且被配置成接收一个或更多个经调制编码的dcl if信号；解调器，其具有耦接至下变频器的输出的输入，该解调器被配置成对提供至该解调器的经调制的信号进行解调并且在该解调器的输出处提供经解调的信号；以及解码器，其具有耦接至解调器的输出的输入，该解码器被配置成对提供至该解码器的信号进行解码，并且在该解码器的输出处提供经解码的信号以提供单独的dcl信号。
[0023]
在实施方式中，控制信号包括基于分组的控制信号。在实施方式中，离散供应电平和控制信息信号包括pmc控制信号。
[0024]
根据本文所描述的构思的另一方面，一种功率管理控制接口系统，包括：芯片组；功率管理电路(pmc)；一个或更多个控制线，其耦接在芯片组与pmc之间，其中，芯片组被配置成生成控制信号并将所述控制信号提供至pmc，其中，所述控制信号作为一个或更多个数字控制电平(dcl)信号承载配置信息；耦接在芯片组与pmc之间的用于改变fsm状态的序列的装置。
[0025]
在实施方式中，用于改变fsm状态的序列的装置包括以下中至少之一：一个或更多个辅助线，其耦接在芯片组与pmc之间，所述一个或更多个辅助线被配置成承载辅助信号，所述辅助信号决定dcl状态到有限状态机(fsm)中的对应状态的映射，使得fsm具有从当前状态移动至一个或更多个非相邻状态的能力；以及边线通信装置。
[0026]
在实施方式中，边线通信装置包括耦接至寄存器的mipi rffe串行通信总线，并且其中，fsm状态的顺序可以通过寄存器写操作来重新配置。
[0027]
在实施方式中，通过改变一个或更多个辅助线中的至少一个辅助线上的辅助信号的值，所述一个或更多个辅助线被配置成改变fsm中的状态的序列。
[0028]
在实施方式中，响应于改变一个或更多个辅助线中的至少一个辅助线上的辅助信号的值，将fsm序列从第一fsm状态序列改变成第二不同的fsm状态序列。
[0029]
根据本文所描述的构思的另一方面，一种用于5g移动手机的芯片组，芯片组包括用于将离散供应电平和控制信息从芯片组传送至功率管理电路(pmc)的装置。
[0030]
在实施方式中，用于传送的装置包括：用于对离散供应电平和控制信息进行编码的装置；用于对离散供应电平和控制信息进行调制的装置；以及用于将经编码调制的离散
供应电平和控制信息与传输线上已经存在的信号进行复用的装置，该传输线被配置成在芯片组与pmc之间承载信号。
[0031]
在实施方式中，用于编码的装置包括编码器；用于调制的装置包括调制器；以及用于复用的装置包括复用器。
[0032]
在实施方式中，编码器被配置成接收离散供应电平和控制信息，并且被配置成在该编码器的输出处生成一个或更多个经编码的离散供应电平和控制信息信号。
[0033]
在实施方式中，调制器具有耦接至编码器的输出的输入，并且被配置成从编码器接收一个或更多个经编码的离散供应电平和控制信息信号，并且对提供至该调制器的经编码的离散供应电平和控制信息信号进行调制。
[0034]
在实施方式中，复用器具有耦接至调制器的输出并且被配置成接收一个或更多个经调制编码的离散供应电平和控制信息信号的第一输入，并且具有被配置成接收一个或更多个iq信号的第二输入，并且具有被配置成接收一个或更多个基于分组的控制信号的第三输入，复用器被配置成在该复用器的输出处对一个或更多个经调制编码的离散供应电平和控制信息信号、一个或更多个iq信号以及一个或更多个控制信号进行复用。
[0035]
在实施方式中，用于将离散供应电平和控制信息从芯片组传送至功率管理电路(pmc)的装置还包括上变频器，该上变频器具有耦接至编码器的输出的输入和耦接至复用器的第一输入的输出，该上变频器被配置成将经调制编码的离散供应电平和控制信息信号转换成中频(if)信号，所述中频(if)信号与一个或更多个iq信号和一个或更多个控制信号的if信号频率不同。
[0036]
在实施方式中，复用器被配置成：在该复用器的第一输入处接收第一if频率的一个或更多个经调制编码的离散供应电平和控制信息信号；在该复用器的第二输入处接收第二if频率的一个或更多个iq信号；以及在该复用器的第三输入处接收第三if频率的一个或更多个控制信号。
[0037]
在实施方式中，第一if频率与第二if频率不同；并且第二if频率与第三if频率不同。
[0038]
根据本文所描述的构思的又一方面，一种功率管理控制接口系统，包括：芯片组；功率管理电路(pmc)；一个或更多个控制线，其耦接在芯片组与pmc之间，其中，芯片组被配置成生成控制信号并将所述控制信号提供至pmc，其中，所述控制信号作为一个或更多个数字控制电平(dcl)信号承载配置信息。
[0039]
在实施方式中，pmc包括有限状态机(fsm)，并且芯片组包括用于重新配置fsm中的状态的顺序的装置。
[0040]
在实施方式中，用于重新配置fsm中的状态的顺序的装置包括耦接至寄存器的mipi rffe串行通信总线，并且其中，fsm的顺序可以通过寄存器写操作来重新配置。
[0041]
根据本文所描述的构思的又一方面，一种方法，包括：通过至少两个信号线从芯片组向pmc提供一个或更多个数字控制电平(dcl)信号；以及通过改变耦接在芯片组与pmc之间的至少一个辅助线上的辅助信号的值来修改pmc中的有限状态机(fsm)序列。
[0042]
在实施方式中，响应于改变一个或更多个辅助线中的至少一个辅助线上的辅助信号的值，将fsm序列从第一fsm状态序列改变成第二不同的fsm状态序列。
[0043]
在实施方式中，该方法还包括对dcl信号进行编码以抑制错误。
[0044]
根据本文所描述的构思的又一方面，一种系统，包括：基带芯片组，包括：编码器，其被配置成接收数字控制逻辑(dcl)信息并且被配置成在该编码器的输出处生成一个或更多个经编码的dcl信号；调制器，其具有耦接至编码器的输出的输入，该调制器被配置成从编码器接收一个或更多个经编码的dcl信号并且对提供至该调制器的经编码的dcl信号进行调制；上变频器，其具有耦接至编码器的输出的输入，该上变频器被配置成将经调制编码的dcl信号转换成中频(if)信号；以及复用器，其具有耦接至上变频器的输出并且被配置成接收一个或更多个经调制编码的dcl if信号的第一输入，具有被配置成接收一个或更多个iq信号的第二输入，并且具有被配置成接收一个或更多个控制信号的第三输入，该复用器被配置成对一个或更多个经调制编码的dcl if信号、一个或更多个iq信号以及一个或更多个控制信号进行复用；功率管理电路(pmc)；以及传输线，其耦接在基带芯片组与pmc之间，rf传输线被配置成在基带芯片组与pmc之间传播经复用的一个或更多个经调制编码的dcl if信号、一个或更多个iq信号以及一个或更多个控制信号。
[0045]
在实施方式中，rf头是毫米波头。
[0046]
在实施方式中，编码器被配置成接收辅助信号并且生成一个或更多个经编码的辅助信号。
[0047]
在实施方式中，调制器被配置成使用正交幅度调制(qam)来对编码器输出信号进行调制。在实施方式中，调制器被配置成在上变频为if信号并与预先存在的iq信号和控制信号复用之前使用正交幅度调制(qam)来对编码器输出信号进行调制。在实施方式中，调制器被配置成使用直接编码来对编码器输出信号进行调制。在实施方式中，调制器被配置成在上变频为if信号并与预先存在的iq信号和控制信号复用之前使用直接编码来对编码器输出信号进行调制。
[0048]
在实施方式中，rf头包括：解复用器，其具有耦接至rf传输线的输入，该解复用器被配置成从基带芯片组接收经复用的一个或更多个经调制编码的dcl if信号、一个或更多个iq信号以及一个或更多个控制信号，并且解复用器具有第一解复用器输出、被配置成提供iq信号和控制信号中的第一者的第二解复用器输出以及被配置成提供iq信号和控制信号中的第二者的第三解复用器输出。
[0049]
在实施方式中，rf头包括下变频器，该下变频器具有耦接至解复用器的第一输出的输入，并且被配置成接收一个或更多个经调制编码的dcl if信号。
[0050]
在实施方式中，rf头包括解调器，该解调器具有耦接至下变频器的输出的输入，并且该解调器被配置成对提供至该解调器的经调制的信号进行解调并且在该解调器的输出处提供经解调的信号。
[0051]
在实施方式中，rf头包括解码器，该解码器具有耦接至解调器的输出的输入，并且该解码器被配置成对提供至该解码器的信号进行解码并在该解码器的输出处提供经解码的信号以提供单独的dcl信号。
[0052]
在实施方式中，rf头包括被配置成接收dcl信息(例如，dcl信号)的pmc。在实施方式中，dcl信息和/或包括离散供应电平和控制信息(例如，离散供应电平和控制信息信号)。
[0053]
在实施方式中，控制信号包括基于分组的控制信号。
[0054]
在实施方式中，rf头包括对应于以下之一的rf传输线：同轴传输线；波导传输线；带状传输线；以及光链路。
[0055]
在实施方式中，该系统还包括被配置成对rf传输线上的dcl信息进行编码的复用器。
[0056]
在实施方式中，芯片组包括被配置成在dcl信息被从芯片组向rf头传输之前对该dcl信息进行编码的编码器。
[0057]
在实施方式中，编码器被配置成对多个dcl流进行编码，从而导致可能的输出状态的数目增加。
[0058]
在实施方式中，dcl信息是三态编码的。在实施方式中，三态编码包括：响应于dcl值不变，编码零；响应于dcl值减小，编码一；以及响应于dcl值增大，编码二。
[0059]
在实施方式中，编码器的输出在上变频至中频之前被调制，并且与rf传输线上预先存在的中频信号复用，使得在芯片组与pmc之间提供单个经调制的中频信号。
[0060]
在实施方式中，单个经调制的中频信号在rf头处被解复用、被从中频下变频并且被解码回单独的dcl流以供在pmc处使用。
[0061]
在实施方式中，对dcl信息进行直接编码。在实施方式中，使用正交幅度调制(qam)对dcl信息进行编码。
附图说明
[0062]
根据以下对附图的描述可以更全面地理解前述特征，在附图中：
[0063]
图1是具有数字控制电平(dcl)接口的说明性射频(rf)功率放大器(pa)系统的框图；
[0064]
图2是用于说明性基带芯片组的dcl信号路径的框图；
[0065]
图3是可以在pmc中实现的说明性有限状态机(fsm)的图；
[0066]
图4是具有dcl接口的说明性rf功率放大器系统的替选实施方式的框图；
[0067]
图5是利用辅助信号并且可以在功率管理电路(pmc)中实现的说明性有限状态机(fsm)的图；
[0068]
图6是根据本文所描述的构思的用于利用dcl控制的说明性pmc的dcl信号路径的框图；
[0069]
图7是加扰-解扰(scramble-descramble)电路的框图；
[0070]
图8是具有dcl接口的说明性rf功率放大器系统的替选实施方式的框图；
[0071]
图9是具有dcl接口的说明性rf功率放大器系统的替选实施方式的框图；
[0072]
图10是具有dcl接口的说明性rf功率放大器系统的替选实施方式的框图；
[0073]
图11是具有耦接在基带芯片组与射频(rf)毫米波(mmw)头之间的传输线的系统的框图；
[0074]
图12是具有耦接在基带芯片组与射频(rf)头之间的同轴传输线的说明性系统的图；
[0075]
图13是具有耦接在基带芯片组与射频(rf)头之间的传输线的系统的框图；
[0076]
图13a是被从芯片组传输至rf头的多个示例性中频(if)信号的幅度与频率的图；以及
[0077]
图14是可以与图13的系统相同或相似的88正交幅度调制(qam)系统的星座图。
具体实施方式
[0078]
现在参照图1，射频(rf)发射系统包括具有一个或更多个rf输出的基带芯片组，在所述一个或更多个rf输出处可以将rf信号提供至一个或更多个(或对应数目的)rf放大器。基带芯片组通常包括收发器和/或调制解调器。在图1的说明性实施方式中，可以提供具有两个rf输出的芯片组，所述两个rf输出耦接至两个rf放大器中的相应rf放大器。在实施方式中，芯片组rf输出中的一个、一些或全部rf输出可以耦接至一个、两个或更多个rf放大器。
[0079]
基带芯片组还包括耦接至功率管理电路(pmc)的控制端子。基带芯片组生成可以通过有线或无线信号路径提供至功率管理电路(pmc)的输入的控制信号(或更一般地，提供控制信息的信号)。控制信息包括但不限于以下配置，例如多脉冲转变的配置、以rxbn换取效率性能的技术的配置、通用开关的配置、以输出功率能力换取效率的技术的配置、平均功率跟踪操作的配置以及模式转变的配置。值得注意的是，控制信息可以作为一个或更多个数字控制电平(dcl)信号来提供。因此，应当理解，系统使用数字信令来代替模拟信令或者除了模拟信令之外还使用数字信令。该方法(即，dcl信号的使用)支持更高带宽的数据传输，并且使得基带芯片组能够与同模拟等同物的情况相比更多的pa一起操作。
[0080]
传统的差分模拟信令需要用于基带芯片组上的每个pa输出的包络数模转换器(dac)。包络dac的实现功率和大小随着带宽的增加而增长，并且随着所支持的独立pa的数目而倍增。
[0081]
本文描述的dcl方法利用数字信号输出驱动器代替包络dac。这样的数字信号输出驱动器在物理上比dac更小(并且在一些情况下明显更小)，并且比dac消耗更少的功率(并且在一些情况下消耗明显更少的功率)。以非常高的带宽进行操作是数字信号输出驱动器的预期用途。因此，dcl方法支持多个pa的使用(即，使得基带芯片组能够与多个pa一起使用)，并且还支持对于iq信号的供应调制，所述iq信号具有比可以由等效模拟供应调制系统支持的带宽更高的带宽。
[0082]
在实施方式中，可以通过包括两个或更多个电连接的信号路径将dcl信号从基带芯片组提供至pmc。pmc具有一个或更多个输出。一个或更多个pmc输出中的每个输出耦接至至少一个rf放大器的偏置端子(例如，供应端子)。在图1的说明性实施方式中，每个pmc输出耦接至两个rf放大器中相应的一个。当然，应当理解，在其他实施方式中，单个pmc输出可以耦接至多个rf放大器(例如，单个pmc输出可以耦接至多个rf放大器的供应端子)。在实施方式中，每对dcl信号服务唯一的pmc输出，使得(例如，如图4所示的)双输出配置需要总共四个dcl信号连接。
[0083]
每个dcl输入可以被称为逻辑供应调制器，并且每个vcc输出可以被称为物理供应调制器。逻辑供应调制器承载有用于物理供应调制器的所有配置，例如多脉冲转变的配置、与该输出相关的通用开关的配置、平均功率跟踪和其他模式转变的配置等。可以以编程方式重新配置从逻辑供应调制器到物理供应调制器的映射，使得任何输入可以控制任何输出。在多个基带芯片组必须对相同的pa硬件进行控制(例如，逻辑供应调制器必须被硬连线至给定的基带芯片组)或单个基带芯片组必须在不同情况下对许多不同的pa输出进行控制时，这尤其有用。此外，该重新配置使得dcl输入的数目能够小于或大于vcc输出的数目。
[0084]
响应于pmc接收到dcl控制信号，pmc在其输出处提供偏置信号(例如，供应电压)。
pmc输出信号耦接至相应rf放大器的偏置端子。因此，pmc可以向一个或几个rf放大器提供在离散电平处的独立调制的供应电压。
[0085]
例如，对于需要多个pa同时操作的场景——例如利用多输入多输出(mimo)系统、上行链路载波聚合系统、阵列波束成形系统的情况，dcl信号的使用显著地简化了基带芯片组到pmc的连接。
[0086]
此外，dcl方法在基带芯片组上具有简单的发射侧实现。例如，在跨sub-6ghz频带的5g设计(所谓的“fr1应用”)中，可以使用传统的驱动器电路(例如，传统的单端互补金属氧化物半导体(cmos)驱动器电路)来实现dcl方法。
[0087]
dcl方法可以导致与使用需要使用低噪声dac的模拟信令技术所需的芯片组复杂度、大小和功率相比芯片组复杂度、大小和功率减小。例如，在以20mhz的最大信道带宽支持低频带的5g fr1应用中，dcl的基带芯片组实现小于包络dac实现的大小的1％，并且由dcl的芯片组实现所消耗的功率小于由包络dac实现所消耗的功率的1％。与模拟包络信令的传输相关联的大小、功率和噪声考虑使得它在接近和超过100mhz的带宽处不切实际。5g nr解决方案需要宽带宽；包括利用载波聚合带宽目前达到100mhz及以上的5g nr fr1高频带和超高频带，以及利用载波聚合带宽目前达到400mhz或800mhz的5g nr fr2mmw频带。
[0088]
可以仅使用信号线(即，没有任何时钟线)来实现dcl技术。因此，图2的两个信号线都传输信号，并且都不按传统的周期时钟操作。没有时钟线的实现避免了可能由用于噪声敏感的无线电部件的高频周期时钟信号引起的emi问题，所述噪声敏感的无线电部件包括但不限于rf放大器和rf混频器。此外，在双线实现中，可能期望每个芯片组iq时钟周期仅一个dcl信号线进行转变，使得转变边沿与iq采样同步。因此，信号线上的信号(例如，脉冲或位)的边沿可以用于传递定时信息。
[0089]
在dcl方法中，在基带芯片组与pmc之间可以使用少至两个信号线来表示无限数目的pmc输出状态或功能。这是通过在pmc处使用内部有限状态机来实现的，如下面结合图2和图3所描述的。
[0090]
在基带芯片组与pmc之间的非常少的信号线的使用是期望的，并且在某些情况下是非常期望的，因为这使得信号路径的路由比其他方法的情况更简单，从而导致相对简单的印刷电路板(pcb)制造处理。在该示例实施方式中，对于每个同时活动的pmc输出仅使用两个信号线。当然，应当理解，在一些实施方式中，可以使用多于两个信号线。然而，至少由于上述原因，减少信号线的数目是有利的，并且在多个rf放大器耦接至同一pmc的那些应用中，减少信号线的数目可能特别重要。如下面将进一步讨论的，在pmc处于rf头中的实施方式中，使用耦接在芯片组与rf头之间的传输线(例如，同轴传输线)可以是优选的方法。
[0091]
在操作中，信号线转变推动pmc中的有限状态机以控制pmc输出状态和pmc功能模式，例如高功率活动模式(旨在用于高pa输出功率的正常操作，其支持对pa的高电流输出电压供应)、低功率活动模式(旨在用于低pa输出功率的正常操作，其以提高的pmc效率支持对pa的低电流输出电压供应)、待机模式(旨在用于在pa未被接通时使用的非活动模式，其中pmc消耗低静态电流但可以快速返回至活动模式)等。
[0092]
在实施方式中，系统可以可选地包括一个或更多个辅助线，如图1所示。一个或更多个辅助线上的信号(称为“辅助信号”)的值确定dcl状态到对应的有限状态机(fsm)状态的映射，以用于随后的转变。在没有任何辅助线(或具有如图3所示的处于“零”值的辅助线)
的情况下，fsm仅可以被推动至相邻状态。例如，在给定当前状态“b”的情况下，fsm仅可以被推动至状态“a”或“c”。应当理解，辅助信号可以被配置成在与dcl信号基本上相同的时间点处进行转变或者在dcl信号的转变之前进行转变。dcl信号边沿可以用作指示何时应当发生状态改变的定时参考，而辅助信号在dcl信号转变发生之前被配置。当在限制下被描述为并行数据总线时，dcl信号可以是时钟(即，指示何时应当锁存数据的定时参考)，而辅助线可以用作数据。可以添加任何数目的辅助线以扩展dcl链路的吞吐量。
[0093]
现在参照图2，基带芯片组包括pmc状态编码器。编码器从基带芯片组接收n位数字信号的形式的期望的pmc fsm状态(例如，来自图3的“abcdefg”)。可以通过多个信号路径将数字pmc状态信号提供至编码器。在图2的示例中，通过n个信号路径提供数字pmc状态信号(即，将n位数字信号并行地提供至编码器)。编码器和线性反馈移位寄存器(lfsr编码器)各自接收时钟信号。
[0094]
响应于提供至编码器的pmc状态信号，编码器对pmc状态信号进行编码，并且将经编码的状态信号提供至基于线性反馈移位寄存器(lfsr)的编码器。基于lfsr的编码器(在下文中称为“lfsr”)接收经编码的信号并应用附加编码，并且在一个或更多个输出信号路径上提供输出信号。在实施方式中，输出信号路径通过使用时钟信号锁存的缓冲电路耦接。时钟不从芯片组传输至pmc，但是两个dcl信号路径的边缘与时钟边沿对准。
[0095]
现在参照图3，状态图示出了pmc内部有限状态机实现的示例。如上所述，在dcl方法中，在基带芯片组与pmc之间可以使用少至两个电连接(和单个接地返回路径)来表示许多pmc输出状态或功能。在这样的情况下，仅允许相邻状态之间的转变。
[0096]
如图3所示，一系列dcl状态可以用于推动pmc中的有限状态机(fsm)以控制pmc输出状态并且可选地控制一个或更多个pmc功能。dcl状态“10”总是迫使出现fsm状态“d”。一些状态——例如，b、c、d、e、f、g——指示pmic“活动模式”配置并且指定输出电压电平命令。状态a指示pmic配置(例如，“待机”)。
[0097]
如图3的示例实施方式中所示，可以应用格雷编码，使得一次仅两个位中的一个位转变。当然，还可以使用其他编码技术。
[0098]
在图3的图示的示例中，dcl状态一次改变一个位——即，从00到01到11到10到00到01到11。因此，一次仅一个信号线转变。
[0099]
dcl状态fsm状态00a01b11c10d00e01f11g
[0100]
在实施方式中，可以进一步对dcl进行编码以抑制错误并且控制多个pmc功能。例如，可以对dcl信号进行进一步编码以控制以下各项的通信：(a)离散pmc输出改变，例如电压电平；(b)pmc模式改变，例如在tdd接收时隙期间进入低功率模式；以及(c)低功率模式效率优化的控制。
[0101]
此外，出于安全原因并且为了防止误用，还可以对dcl信号进行编码(或进一步编码——即进一步的pmc功能控制编码)。例如，可以在芯片组侧和pmc侧使用线性移位反馈寄存器(lfsr)以对如图5中所示的dcl进行编码和解码。以这种方式，在不知道lfsr抽头(tap)和种子配置的情况下不能对来自基带芯片组的dcl转变的序列进行解码，并且类似地，在不知道lfsr抽头和种子配置的情况下不能合成期望的dcl位的序列。这样的安全/误用编码可能使得难以(并且理想地防止)进行例如在pmc或基带芯片组中实现的ip的逆向工程。根据实现，lfsr编码还可用于随机化dcl信号的内容，并避免可能导致与系统的部件或信号中的其他部件或信号的电磁干扰(emi)的一些信号的不需要的周期性。
[0102]
现在参照图4，射频(rf)发射系统包括具有三个rf输出的基带芯片组(通常是收发器或调制解调器)，在所述三个rf输出处可以将rf信号提供至三个rf放大器中的相应rf放大器，所述三个rf放大器例如可以被提供为rf功率放大器(pa)。
[0103]
基带芯片组经由一个或更多个控制信号路径(在图4中示出为数字控制接口信号路径dcl#1、dcl#2)以及可选地经由一个或更多个辅助信号路径(其中，在图4中仅示出一个这样的辅助路径，并且在图4中示出为aux#1)耦接至功率管理电路(pmc)。控制信号路径和辅助信号路径可以被提供为有线和/或无线信号路径。基带芯片组可以生成控制信号(本文中称为dcl信号)，所述控制信号可以通过一个或更多个有线或无线控制信号路径被提供至功率管理电路(pmc)的输入。控制信息可以被提供为一个或更多个dcl信号。因此，如以上图1所示，在该说明性实施方式中，基带芯片组与pmc之间的通信是经由数字信令实现的。
[0104]
在实施方式中，dcl信号可以通过包括两个或更多个电连接的信号路径从基带芯片组提供至pmc。在图4的说明性实施方式中，两对dcl信号路径(在图4中表示为dcl#1和dcl#2)将基带芯片组耦接至pmc(即，两个信号线形成将基带芯片组耦接至pmc的信号路径)，所述两对dcl信号路径中的每对dcl信号路径包括两个电连接。
[0105]
同样在图4的说明性实施方式中，pmc具有三个输出，所述三个输出中的每个输出耦接至三个rf放大器(其可以例如被提供为rf功率放大器)中的相应一个rf放大器的偏置端子(例如，供应端子)。
[0106]
当然应当理解，在其他实施方式中，单个pmc输出可以耦接至多个rf放大器(例如，第一pmc输出可以耦接至图4中的三个rf放大器中的两个rf放大器的供应端子，并且第二pmc输出可以耦接至图4中的rf放大器中的第三个rf放大器的供应端子)。在实施方式中，每对dcl信号服务唯一的pmc输出，使得在图4中所示的三输出配置中的三个输出中的两个输出的同时供应调制需要总共四个dcl信号连接。应当理解，即使没有唯一的dcl命令可用，超过输入的数目的附加输出(例如，图4的这种配置中的输出#3)也可以同时向pa负载供应功率。pmc ic通常采用用于设备的配置和控制的通信信道(除了dcl之外)。此类信道的示例包括但不限于spi、i2c或联盟(mipi)rf前端控制接口(rffe)。用于pmc输出#3的命令和/或控制信息可以通过任何这样的替选信道被传输至pmc或以其他方式提供至pmc，以命令pmc输出#3或以其他方式使pmc输出#3产生固定的输出电压。
[0107]
如上所述，到pmc的每个dcl输入可以被称为逻辑供应调制器，并且pmc的到rf放大器的供应端子的每个vcc输出被称为物理供应调制器。逻辑供应调制器承载有用于物理供应调制器的所有配置，例如多脉冲转变的配置、与该输出相关的通用开关的配置、平均功率跟踪和其他模式转变的配置等。可以以编程方式重新配置从逻辑供应调制器到物理供应调
制器的映射，使得任何输入可以控制任何输出。在多个基带芯片组必须对相同的pa硬件进行控制(例如，逻辑供应调制器必须被硬连线至给定的基带芯片组)或单个基带芯片组必须在不同情况下对许多不同的pa输出进行控制(如图9所示)时，这尤其有用。此外，该重新配置使得dcl输入的数目能够小于或大于vcc输出的数目。
[0108]
响应于pmc接收到dcl控制信号，pmc在其输出处提供偏置信号(例如，供应电压)。pmc输出信号耦接至相应rf放大器的偏置端子。因此，pmc可以向一个或几个rf放大器提供在离散电平处的独立调制的供应电压。
[0109]
对于需要多个pa同时操作的场景——例如利用多输入多输出(mimo)系统、上行链路载波聚合系统、阵列波束成形系统和其他系统的情况，dcl信号的使用显著地简化了基带芯片组到pmc的连接。
[0110]
此外，与针对模拟信令的等效发射侧实现相比，发射dcl信号的ic(通常是基带芯片组)具有非常简单的实现。例如，在包括跨目前定义的高达800mhz带宽的fr1频带和fr2频带两者的5g设计的多种应用中，dcl方法可以使用传统的驱动器电路(例如，传统的单端互补金属氧化物半导体(cmos)驱动器电路)来实现。
[0111]
dcl技术可以仅使用信号线(即，没有任何时钟线)来实现。因此，图4的信号线都传输信号，并且不按传统的周期时钟操作。如上所述，没有时钟线的实现避免了可能由用于噪声敏感的无线电部件的高频周期时钟信号引起的emi问题，所述噪声敏感的无线电部件包括但不限于rf放大器和rf混频器。如上所述，即使在包括多个信号线的实施方式中，也可能期望每个芯片组iq时钟周期仅一个dcl信号线进行转变，使得转变边沿与iq采样同步。因此，信号线上的信号(例如，脉冲或位)的边沿可以用于传递定时信息。
[0112]
在dcl方法中，可以在芯片组与pmc之间使用少至两个电连接(即，信号线)(以及单个接地返回路径)来表示无限数目的pmc输出状态或功能。这是通过在pmc处使用内部有限状态机来实现的，如上面结合图2和图3所讨论的。
[0113]
在基带芯片组与pmc之间的非常少的电连接的使用是非常期望的，因为这使得信号路径的路由比其他方法的情况更简单，从而导致相对简单的印刷电路板(pcb)制造处理。在图4的实施方式中，对于每个同时活动的pmc输出仅使用基带芯片组与pmc之间的两个电连接。这在多个rf放大器耦接至同一pmc(例如，如图1、图4以及图8至图10所示)的那些应用中可能特别重要。使用这种数字控制线代替噪声敏感的模拟控制线还可以为改进的产业设计增加一定程度的灵活性，从而使得rf放大器能够被放置在可能远离芯片组和其他rf放大器的方便的位置。对于独特rf放大器的数目不断增长以处理新的频谱的5g nr应用而言，将rf放大器远离芯片组以及远离其他放大器放置的自由度越来越重要。
[0114]
在操作中，信号线转变推动pmc中的有限状态机以控制pmc输出状态和pmc功能模式，例如高功率活动模式(旨在用于高pa输出功率的正常操作，其支持对pa的高电流输出电压供应)、低功率活动模式(旨在用于低pa输出功率的正常操作，其以提高的pmc效率支持对pa的低电流输出电压供应)、待机模式(旨在用于在pa未被接通时使用的非活动模式，其中pmc消耗低静态电流，但是可以快速返回至活动模式)等。
[0115]
如上所述，在实施方式中，系统可以可选地包括一个或更多个辅助线(如图4的示例实施方式以及图8至图10的示例实施方式中所示)。一个或更多个辅助线上的信号(称为“辅助信号”)的值确定dcl状态到对应的有限状态机(fsm)状态的映射，以用于随后的转变。
[0116]
在不包括辅助线的实施方式中(例如，参见图1的示例电路和图3的状态图)，在给定当前状态“b”的情况下，fsm可以仅被推动至状态“a”或“c”(如图3所示)。
[0117]
然而，一个或更多个辅助线的添加向fsm提供了移动至非相邻状态的能力。例如，在图1的辅助线上的辅助信号被设置为第一值(例如“1”)时，fsm可以如图5所示从当前状态“b”前进至接下来的状态“a”或“e”。
[0118]
辅助线的另一益处是改变fsm状态序列(本文中有时称为“fsm状态的序列”或更简单地称为“fsm序列”或“fsm状态的顺序”)的能力。使用辅助线(即，通过改变一个或更多个辅助线中的至少一个辅助线上的辅助信号的值)，可以修改fsm序列。例如，可以将图3中所示的说明性fsm序列从“a-b-c-d-e-f-g”(例如，在辅助线上的信号具有第一值例如辅助线上的信号具有逻辑低值时，该逻辑低值例如对应于逻辑低值——例如如在电路中使用的逻辑系列中限定的逻辑低值——的电压)修改(或改变)成“a-c-e-g-b-d-f”(例如，在相同或不同的辅助线上的信号具有第二不同值例如辅助线上的信号具有逻辑高值时，该逻辑高值例如具有逻辑高值——例如如在电路中使用的逻辑系列中限定的逻辑高值——的电压)。
[0119]
应当注意，改变fsm序列也可以通过其他手段来实现(即，实施)，例如通过边线(sideline)通信来实现。这种通信通常在移动pmc解决方案中被实现为mipi rffe串行通信总线。在这种情况下，可以通过寄存器写操作来重新配置fsm顺序。
[0120]
在实施方式中，可以进一步对dcl进行编码以抑制错误。可以应用格雷编码，使得一次仅两个位中的一个位转变。格雷编码减少(并且理想地消除)在多个信号线同时切换时发生的错误。当然，也可以使用其他编码技术。
[0121]
除了具有简单的发射侧实现之外，dcl信号还具有在接收(pmc)侧的简单实现。例如，与对于利用模拟信令方法的系统需要噪声抑制滤波器相比，在输入处可以使用传统的数字缓冲电路。
[0122]
现在参照图5，状态图示出了pmc内部有限状态机实现的示例。如上所述，在dcl方法中，在基带芯片组与pmc之间可以使用少至两个电连接(和单个接地返回路径)来表示许多pmc输出状态或功能。在这种情况下，仅允许相邻状态之间的转变。
[0123]
如图5所示，一系列dcl状态可以用于推动pmc中的有限状态机(fsm)以控制pmc输出状态并且可选地控制一个或更多个pmc功能。dcl状态“10”总是针对辅助信号＝0迫使出现fsm状态“d”或针对辅助信号＝1迫使出现fsm状态“g”。一些状态——例如b、c、d、e、f、g——指示pmic“活动模式”配置并且指定输出电压电平命令。状态a指示pmic配置(例如，“待机”)。
[0124]
如图5的示例实施方式中所示，可以应用格雷编码，使得一次仅两个位中的一个位转变。当然，也可以使用其他编码技术。
[0125]
在图5的图示的示例中，dcl状态一次改变一个位——即，从00到01到11到10到00到01到11。因此，一次仅一个信号线转变。
[0126]
无论如何选择或设置一个或更多个辅助信号线上的辅助信号的值，一个或更多个辅助线上的这样的转移可以改变dcl状态到对应的有限状态机(fsm)状态的映射，以用于随后的转变。例如，如图5所示，在辅助信号具有第一值(例如，aux信号＝0)的情况下，dcl状态到fsm状态的映射如表1所示。
[0127]
表1
[0128]
dcl状态aux信号fsm状态000a010b110c100d000e010f110g
[0129]
然而，如果辅助信号被设置为具有第二不同值(例如，aux信号＝1)，则dcl状态到fsm状态的映射如表2所示。
[0130]
表2
[0131]
dcl状态aux信号fsm状态001a011c111e101g001b011d111f
[0132]
在实施方式中，可以进一步对dcl进行编码以抑制错误。在图5的实施方式中，例如，应当注意，在aux信号低时，dcl信号状态“00”可以表示状态“a”或状态“d”。区分“a”和“d”需要不断了解状态历史(例如，前一状态是“c”还是“e”，或者前一状态是“b”)。如果该状态历史被位错误破坏，则不能正确地确定当前状态。然而，在aux信号低时到dcl信号状态“10”的转变不是不明确的，并且仅可以表示fsm状态“d”。以这种方式，到状态“d”的转变将校正dcl信号中的位错误。
[0133]
可以进一步对dcl信号进行编码以控制多个pmc功能，并且对于控制时间关键的功能dcl信号可以是有用的，对于所述时间关键的功能，边线电报的延迟会太长。例如，可以进一步对dcl信号进行编码以控制以下各项的通信：(a)离散pmc输出改变，例如电压电平；(b)pmc模式改变，例如在tdd接收时隙期间进入低功率模式；以及(c)低功率模式效率优化的控制。
[0134]
5g nr应用可以针对时域双工模式限定若干具有挑战性的场景，在时域双工模式下，共享相同的频谱以用于以不同的时间间隔发射和接收。针对低延迟和高可靠性而优化的5g nr配置可以利用“微时隙”，并且可以具有宽的子载波间隔，这导致短暂且不稳定的发射时间间隔与接收间隔。在这种情况下，以常规方式(例如，通过rffe电报)利用边线通信来关断rf放大器可能变得不切实际，从而需要rf放大器即使在pa未使用的接收间隔期间也继续耗散静态电流。dcl控制可以命令或以其他方式使pmc以仅纳秒的延迟进入低功率状态，以及返回至全功率状态。这是在此类5g nr场景中允许节省大量功率的一个优点。
[0135]
此外，出于安全原因并且为了防止误用，还可以对dcl信号进行编码(或进一步编
码——即进一步的pmc功能控制编码)。例如，可以在芯片组侧和pmc侧使用线性移位反馈寄存器(lfsr)来对dcl进行编码和解码，如图6和图7所示。以这种方式，在不知道lfsr抽头和种子配置的情况下，不能对来自基带芯片组的dcl转变的序列进行解码，并且类似地，在不知道lfsr抽头和种子配置的情况下，不能合成期望的dcl位的序列。这样的安全/误用编码可能使得难以(并且理想地防止)进行例如在pmc或基带芯片组中实现的ip的逆向工程。
[0136]
现在参照图6，功率管理电路包括耦接至边沿检测器的输入数字缓冲电路，该边沿检测器又耦接至lfsr解码器。来自lfsr解码器的输出耦接至对期望的pmc状态进行解码的fsm。来自lfsr解码器的输出耦接至配置解码器。配置解码器接收fsm的内部状态(例如，图3和图5中示出的状态之一)，并且确定pmc配置状态(例如，高功率模式、低功率模式或待机模式)和输出电压电平。可以添加附加状态以控制附加的pmic功能和输出，例如支持功率轨或通用输出。
[0137]
输出电压电平被表示为pmc内部的“独热(one-hot)”信号。该表示对于每个状态具有一个位，并且仅表示活动状态的位为高(即，“热”)。因此，pmc避免了两个位(或两个状态，或两个电压电平)同时有效的情况。因此，在图6的说明性实施方式中，数字缓冲器后面跟着dcl信号处理电路。
[0138]
因此应当理解，除了具有简单的发射侧(基带芯片组)实现之外，dcl信号还具有在接收(pmc)侧的简单实现。例如，与对于利用模拟信令方法的传统系统需要噪声抑制滤波器相比，可以在输入处使用传统的数字缓冲电路。
[0139]
在实施方式中，例如，数字缓冲器后面可以跟着输入施密特触发器，该输入施密特触发器具有阈值对称性，使得对于上升输入信号输出从“0”转变为“1”与对于下降信号输出从“1”转变为“0”的模拟电压电平相同。这样的对称性可能是期望的，或者在某些情况下甚至是需要的，以给予上升边沿和下降边沿相等的延迟，从而保持恢复边沿的安置。
[0140]
现在参照图7，使用在左边的框图来实现基带芯片组中的dcl信号的lfsr编码。首先检测fsm前进的方向(例如，从“b”到“c”是“向上”或“1”，并且从“b”到“a”是“向下”或“0”)。然后，fsm前进的方向与lfsr的输出异或。图7的“加扰”块然后使用异或输出、未编码的dcl和s_dcl的先前值基于查找表创建经编码的“s_dcl”信号。在pmc上反转该过程以恢复dcl信号的原始值。
[0141]
在一个实施方式中，lfsr块实现更复杂的伪随机序列生成器，例如对称密钥流密码。用于芯片组和pmc两者的种子(或初始化)值必须匹配，否则解码的pmc dcl值将与期望的经编码的芯片组dcl值不匹配。种子通过外部部件(例如，芯片组的功能或数字预失真系数值)生成并被与pmc共享以实现正确的操作。此外，在传输dcl值流之前，基带芯片组和pmc存储器都必须被初始化(被设置为已知值)。如果基带芯片组和pmc不使用相同的种子或在传输之前没有被重置，则pmc处的dcl值将与期望的基带芯片组dcl值不匹配。因此，防止基带芯片组与非预期pmc的一起使用，或者pmc与非预期基带芯片组的一起使用。当然，应当理解，可以使用任何伪随机数生成器。
[0142]
图8至图10针对包括pmc并根据本文描述的构思和技术进行操作的rf发射系统的替选实施方式。
[0143]
现在参照图8，射频(rf)发射系统包括具有多个rf输出(这里是表示为rf#1至rf#n的n个输出)的基带芯片组，在所述多个rf输出处，rf信号可以被提供至rf放大器(其例如可
以被提供为rf功率放大器)。在该说明性实施方式中，rf输出(即，输出rf#1至rf#n)被提供至q个rf放大器。在图8的说明性实施方式中，rf输出的数目与rf放大器的数目匹配(即，n＝q)。然而，在实施方式中，可能期望基带芯片组的单个rf输出耦接至多个rf放大器的输入。例如，基带芯片组的单个rf输出可以向多个rf放大器馈送rf能量。在这种情况下，基带芯片组rf输出的数目可能与rf放大器的数目不匹配(即，n不等于q)。在该示例中，基带芯片组的rf输出的数目将小于rf放大器的数目。
[0144]
基带芯片组还包括耦接至一个或更多个功率管理电路(pmc)的多个控制信号路径(这里是被表示为dcl#1至dcl#m的m个控制信号路径)，其中在图6中仅示出一个pmc。控制信号路径dcl#1至dcl#m可以被提供为有线或无线信号路径。基带芯片组生成控制信号，所述控制信号可以通过控制信号路径dcl#1至dcl#m被提供至pmc的一个或更多个输入。因此，控制信息可以被提供为通过控制信号路径dcl#1至dcl#m中的一个或更多个控制信号路径提供的一个或更多个dcl信号。如上所述，在该说明性实施方式中，基带芯片组与pmc之间的通信经由数字信令技术来实现。
[0145]
在实施方式中，m个控制信号路径dcl#1至dcl#m中的一些或全部控制信号路径可以包括两个或更多个电连接。因此，可以通过包括两个或更多个电连接的信号路径将dcl信号从基带芯片组提供至pmc。
[0146]
pmc具有r个输出。在实施方式中，r个pmc输出中的每个pmc输出可以耦接至q个rf放大器中的相应一个rf放大器的偏置端子(例如，供应端子)(即，r＝q)。然而，应当注意，pmc输出的数目不需要与rf放大器的数目匹配(即，r不需要等于q)。确切地说，在实施方式中，可能期望单个pmc输出耦接至多个rf放大器的供应端子(例如，pmc输出中的第一pmc输出可以耦接至n个rf放大器中的多个rf放大器的供应端子)。此外，pmc输出中的第一pmc输出可以耦接至q个rf放大器中的第一多个rf放大器的供应端子，并且第二pmc输出可以耦接至q个rf放大器中的第二不同的多个rf放大器的供应端子。
[0147]
在实施方式中，两对dcl信号可以用于控制两个唯一的pmc输出，使得具有两个同时活动的输出的配置需要总共四个dcl信号连接。
[0148]
如上所述，到pmc的dcl输入可以被称为逻辑供应调制器，并且pmc的到rf放大器的供应端子的vcc输出可以被称为物理供应调制器。逻辑供应调制器承载有用于物理供应调制器的所有配置，例如多脉冲转变的配置、与该输出相关的通用开关的配置、平均功率跟踪和其他模式转变的配置等。可以以编程方式重新配置从逻辑供应调制器到物理供应调制器的映射，使得任何输入可以控制任何输出。在期望多个基带芯片组对相同的pa硬件进行控制(例如，逻辑供应调制器被硬连线至给定的基带芯片组，或以其他方式被配置成与给定的基带芯片组一起操作)时，或期望单个基带芯片组在不同情况下对许多不同的pa输出进行控制(如图9所示)时，这尤其有用。此外，该重新配置使得到pmc的dcl输入的数目能够小于来自pmc的vcc输出的数目(即，m《n)。
[0149]
响应于pmc接收到dcl控制信号，pmc在其输出处提供偏置信号(例如，供应电压)。pmc输出信号耦接至相应rf放大器的偏置端子。因此，pmc可以向一个或几个rf放大器提供在离散电平处的独立调制的供应电压。
[0150]
如上所述，对于需要多个pa同时操作的场景——例如利用多输入多输出(mimo)系统、上行链路载波聚合系统、阵列波束成形系统和其他系统的情况，dcl信号的使用显著地
简化了基带芯片组到pmc的连接。
[0151]
此外，dcl方法具有与传统发射侧实现相比相对简单的发射侧实现。例如，在跨sub-6ghz频带的5g设计(所谓的“fr1应用”)中，dcl方法可以使用传统的驱动器电路(例如，传统的单端互补金属氧化物半导体(cmos)驱动器电路)来实现。
[0152]
现在参照图9，射频(rf)发射系统包括多个基带芯片组，每个基带芯片组具有一个或多个rf输出。在图9中，为了实现附图和说明书的简洁，每个基带芯片组被示出为仅具有一个rf输出。然而，应当理解，图9中的每个基带芯片组可以与结合图1、图2、图4或图6至图10描述的基带芯片组中的任何基带芯片组相同或相似。因此，虽然图9中的每个基带芯片组被示出为向单个rf放大器进行馈送，但图9中的基带芯片组中的任何或全部基带芯片组可以具有向多个rf放大器进行馈送的rf输出。
[0153]
在该说明性实施方式中，基带芯片组向单个pmc提供dcl控制信号并且可选地提供辅助信号。如上所述，dcl技术可以仅使用信号线(即，没有任何时钟线)来实现。
[0154]
在操作中，信号线转变推动pmc中的有限状态机以控制pmc输出状态和pmc功能模式，例如高功率活动模式(旨在用于高pa输出功率的正常操作，其支持对pa的高电流输出电压供应)、低功率活动模式(旨在用于低pa输出功率的正常操作，其以提高的pmc效率支持对pa的低电流输出电压供应)、待机模式(旨在用于在pa未被接通时使用的非活动模式，其中pmc消耗低静态电流，但是可以快速返回至活动模式)等。
[0155]
在实施方式中，系统可以可选地包括一个或更多个辅助线。一个或更多个辅助线上的辅助信号的值确定dcl状态到对应的有限状态机(fsm)状态的映射，以用于随后的转变。在没有任何辅助线(如图1所示)或者辅助线仅具有单个值(例如，“零”值的值(如图3a所示))的情况下，fsm仅可以被推动至相邻状态。例如，在给定当前状态“b”的情况下，fsm仅可以被推动至状态“a”或“c”。
[0156]
因此，如上所述，包括一个或更多个辅助线的一个益处是，这样的一个或更多个辅助线的添加提供了移动至非相邻状态的能力。例如，在图4的辅助线上的辅助信号被设置为第一值(例如“1”)时，fsm可以从当前状态“b”前进至接下来的状态“a”或“e”，如图5所示。
[0157]
此外，一个或更多个辅助线的使用提供了改变fsm序列的能力。使用辅助线(即，通过改变一个或更多个辅助线中的至少一个辅助线上的辅助信号的值)，可以修改fsm序列。例如，可以将图5中所示的说明性fsm序列从“a-b-c-d-e-f-g”(例如，在辅助线上的信号具有第一值例如辅助线上的信号具有逻辑低值时，该逻辑低值例如对应于逻辑低值——例如如在电路中使用的逻辑系列中限定的逻辑低值——的电压)修改(或改变)成“a-c-e-g-b-d-f”(例如，在相同或不同的辅助线上的信号具有第二不同值例如辅助线上的信号具有逻辑高值时，该逻辑高值例如具有逻辑高值——例如如在电路中使用的逻辑系列中限定的逻辑高值——的电压)。
[0158]
应当注意，改变fsm序列也可以通过其他手段来实现(即，实施)，例如通过边线通信来实现。这种通信通常在移动pmc解决方案中被实现为mipi rffe串行通信总线。在这种情况下，可以通过寄存器写操作来重新配置fsm顺序。
[0159]
在实施方式中，可以进一步对dcl进行编码以抑制错误。可以应用格雷编码，使得一次仅两个位中的一个位转变。格雷编码减少(并且理想地消除)在多个信号线同时切换时发生的错误。当然，也可以使用其他编码技术。
[0160]
除了具有简单的发射侧实现之外，dcl信号还具有在接收(pmc)侧的简单实现。例如，与对于利用模拟信令方法的系统需要噪声抑制滤波器相比，在输入处可以使用传统的数字缓冲电路。
[0161]
现在参照图10，射频(rf)发射系统包括多个基带芯片组(这里是n个基带芯片组)，每个基带芯片组具有一个或多个rf输出和一个或更多个控制线，所述一个或多个rf输出中的一些或全部rf输出可以耦接至一个或更多个rf放大器，所述一个或更多个控制线中的一个或全部控制线可以耦接至一个或更多个pmc。为了促使本文所公开的广泛构思的附图和说明书清楚，在该说明性实施方式中，每个基带芯片组被示出为仅具有单个rf输出。此外，该示例实施方式仅包括单个pmc。然而，如上所述，在实施方式中，可能期望包括以下中的一个或更多个：具有多个rf输出的基带芯片组，或具有耦接至多个rf放大器的rf输出的基带芯片组，和/或耦接至多个pmc的基带芯片组，和/或耦接至不同pmc的不同基带芯片组。
[0162]
此外，在图10的实施方式中，rf线中的一些或全部rf线可以通过一个或更多个开关耦接至rf放大器。利用该方法，可以在基带芯片组a至n与rf放大器1至n(例如，功率放大器)之间复用rf信号路径中的一些或全部rf信号路径，使得n个基带芯片组中的任何基带芯片组可以经由rf信号路径连接至rf放大器中的任何rf放大器，或以其他方式耦接至rf放大器中的任何rf放大器。在实施方式中，rf开关可以被包括在基带芯片组中、rf放大器中，或者可以被布置在rf放大器与基带芯片组之间(例如，作为分立部件和/或装置)。应当理解，图10中的每个基带芯片组可以与上面结合图1、图4以及图6至图9所描述的基带芯片组中的任何基带芯片组相同或相似。因此，虽然图10中的每个基带芯片组被示出为具有单个输出，但是图10中的基带芯片组中的任何或全部基带芯片组可以具有多个rf输出，所述多个rf输出中的一些或全部rf输出可以选择性地耦接至一个或多个rf放大器。此外，在图10的实施方式中，(同样为了简洁)辅助线未被明确示出，但是可以包括在基带芯片组a至n中的一些或全部基带芯片组中。
[0163]
因此，在该说明性实施方式中，基带芯片组可以向单个pmc提供dcl控制信号并且可选地提供辅助信号。在其他实施方式中，一个或更多个基带芯片组可以向多个pmc或不同的pmc提供dcl控制信号(并且可选地提供一个或更多个辅助信号)(例如，并非所有的基带芯片组可以耦接至相同的pmc，或者一个或更多个基带芯片组可以耦接至多个pmc)。
[0164]
在该说明性实施方式中，基带芯片组向单个pmc提供dcl控制信号并且可选地提供辅助信号。在其他实施方式中，一个或更多个基带芯片组可以向多个pmc或不同的pmc提供dcl控制信号并且可选地提供辅助信号(例如，并非所有的基带芯片组可以耦接至相同的pmc，或者一个或更多个基带芯片组可以耦接至多个pmc)。
[0165]
对于需要多个pa同时操作的场景——例如利用多输入多输出(mimo)系统、上行链路载波聚合系统、阵列波束成形系统和其他系统的情况，dcl信号的使用显著地简化了基带芯片组到pmc的连接。
[0166]
例如，对于需要多个pa同时操作的场景——例如利用多输入多输出(mimo)系统、上行链路载波聚合系统、阵列波束成形系统的情况，dcl信号的使用显著地简化了基带芯片组到pmc的连接。
[0167]
此外，dcl方法产生与现有技术发射侧实现相比更简单的发射侧实现。例如，在跨sub-6ghz频带的5g设计(所谓的“fr1应用”)中，dcl方法可以使用传统的驱动器电路(例如，
传统的单端互补金属氧化物半导体(cmos)驱动器电路)来实现。
[0168]
在跨rf频带(包括但不限于毫米波(mmw)频带)的5g设计(所谓的“fr2应用”)中，可以沿着将基带芯片组耦接至rf头单元(例如，mmw头)的一个或更多个传输线来传输dcl信息，如下面将结合图2至图4所描述的。如本文所使用的，术语“传输线”是指通过其可以以某种频率传送信息的任何引导介质。传输线可以以同轴配置、波导配置、平面配置(包括但不限于带状线配置、微带线配置、共面带状线配置)等——并且以高达并包括光学频率(例如，光纤)的任何频率来实现。
[0169]
现在参照图11，rf传输线耦接在基带芯片组与rf头之间，通过该rf传输线可以提供控制信号和辅助信号。在实施方式中，可以使用一个或更多个rf传输线。在阅读本文提供的公开内容之后，本领域的技术人员或普通技术人员将理解如何选择传输线的数目和传输线的类型(例如，同轴传输线、波导传输线、带状传输线)以用于特定应用。在选择特定传输线时要考虑的因素包括但不限于在传输线上传输的信号的频率范围和带宽、尺寸要求(例如，与系统中的其他部件的物理兼容性)、诸如操作温度范围的环境因素以及成本。
[0170]
现在参照图12，同轴传输线耦接在基带芯片组与rf头之间，通过该同轴传输线可以提供控制信号和辅助信号。在实施方式中，可以使用一个或更多个同轴传输线。在阅读本文提供的公开内容之后，本领域的技术人员或普通技术人员将理解如何选择传输线的数目和同轴传输线的特定类型以用于特定应用。在选择特定同轴传输线时要考虑的因素包括但不限于传输的信号的频率范围和带宽、尺寸要求(例如，与系统中的其他部件的物理兼容性)、诸如操作温度范围的环境因素以及成本。
[0171]
在一个示例实施方式中，可以首先对dcl信息进行编码。在其他实施方式中，可以将多个dcl流组合在一起。
[0172]
考虑例如不相关的dcl流“1”和“2”，所述dcl流“1”和“2”中的每个流可以传递以下三种状态之一：a、b或c。组合这些不相关的流的简单方法将产生针对两个流组合配置的九种可能状态，其中组合的流“1,2”可以采用集合[a,a；a,b；a,c；b,a；b,b；b,c；c,a；c,b；c,c]中的值。
[0173]
通过某种相关性(例如，类似的平均功率、符号或帧定时等)相关的dcl流在该相关性使得状态的一些组合不可能的情况下可以被更有效地组合。例如，如果由于信号的相关性，单个流上的状态“a”和“c”的同时组合是不可能的，则状态的数目将被减少至集合[a,a；a,b；b,a；b,b；b,c；c,b；c,c]中的七个值。
[0174]
无论是相关的还是不相关的，组合dcl信息流导致可能的输出状态的数目增加(并且可能导致相对大量的可能的输出状态)。
[0175]
还应当理解，还可以利用时分复用来对信息进行编码并减少同时状态的数目。例如，经组合的dcl流的偶数符号可以指示独立dcl流“1”的状态，而经组合的dcl流的奇数符号可以指示独立流“2”的状态。
[0176]
在实施方式中，编码器输出可以在上变频至中频之前被调制，可以与传输线上预先存在的中频调制复用。在实施方式中，可以将dcl信息(其可以包括仅dcl信息、仅经编码的dcl信息、或经编码的dcl和pmc控制信息)上变频至中频，该中频与由mmw芯片组使用以传输其他iq信号和控制信号的中频不同。
[0177]
简要地参照图13a，该图示出了以三个不同的频率(在图13中被称为中频，并且在
图13a中被标示为具有相应的带宽bw1、bw2、bw3的if1、if2、if3)传输的iq信息、控制信息和dcl/pmc控制信息的一个示例。因此，图13a示出了多个示例性中频(if)信号，在所述多个示例性中频(if)信号中，可以将iq信息、控制信息和dcl/pmc控制信息中的相应信息从芯片组(例如，图13中的芯片组)传输至rf头(例如，图13中的rf头)。每个if频率信号的带宽bw1、bw2、bw3可以相同或可以不相同。在一些实施方式中，三个带宽bw1、bw2、bw3中的两个带宽可以相同。在一些实施方式中，所有带宽bw1、bw2、bw3可以相同。在一些实施方式中，带宽bw1、bw2、bw3均不可以相同。本领域的普通技术人员将理解以各频率if1、if2、if3传送特定信息所需的必要带宽。在实际实施方式中，带宽bw1、bw2、bw3是不同的。虽然图13a示出了以三个不同的if频率传输的信息，但是在一些实施方式中，可能期望或需要在芯片组与rf头之间传送多于或少于三种类型的信息(即，多于iq信息、控制信息和dcl/pmc控制信息)，在这种情况下，可以使用多于或少于三个if频率。
[0178]
在一些实施方式中，可以通过传输线以频率if1将控制信号信息(例如，基于分组的控制信号)从芯片组传输至rf头，可以通过传输线以频率if3将iq信息从芯片组传输至rf头，并且可以通过传输线以频率if2将dcl/pmc控制信息从芯片组传输至rf头。即，通过传输线，以小于通过传输线在芯片组与rf头之间传输iq信息和dcl/pmc控制信息的频率的频率在芯片组与rf头之间传输控制信号信息。在实施方式中，通过传输线，以小于通过传输线在芯片组与rf头之间传输iq信息的频率的频率在芯片组与rf头之间传输dcl/pmc控制信息。然而，iq信号、控制信号和dcl/pmc控制信息信号中的每个信号可以以耦接在芯片组与rf头之间的传输线的频率带宽内的任何频率传输，其中iq信号、控制信号和dcl/pmc控制信息信号中的每个信号以单独的频率传输。
[0179]
在实施方式中，可能期望将芯片组与rf头之间的传输线提供为单个rf传输线。在实施方式中，可能期望利用单个rf传输线来传送除了dcl信息之外的许多类型的信号。信号可以在mmw头或其他模拟/rf前端处被解复用、被从中频下变频并被解码回单独的dcl流以用于在pmc处使用。
[0180]
如上所述，在跨毫米波(mmw)频带的5g设计(所谓的“fr2应用”)中，dcl信息可以沿着耦接在基带芯片组与mmw头之间的一个或更多个rf传输线传输。在实施方式中，可以使用单个同轴线传输线。在其他实施方式中，可以使用其他类型的传输线。
[0181]
一种实现规定首先要对dcl信息进行三态编码，使得如果dcl值不变，则编码“0”，如果dcl值减小，则编码“1”，并且如果dcl值增大，则编码“2”。因此，要以三态编码表示的唯一值的总数被限制为三个。
[0182]
现在参照图13，基带芯片组经由rf传输线耦接至rf头。在实施方式中，rf头可以被提供为毫米波(mmw)rf头。芯片组包括被配置成接收多个dcl信号线——其中在图13的示例实施方式中示出了四个信号线——的编码器。当然，应当理解，在一些实施方式中，编码器可以被配置成使用少于四个dcl信号线(例如，2个dcl信号线)或多于四个dcl信号线(例如，8个dcl信号线)。当然，还应当理解，可以通过数字手段将用于实现数字供应调制的pmc命令信息在内部传送至收发器内的编码器块。在下文中，“dcl值”意在描述pmc命令信息，而不管该信息如何表达。即，编码器不需要接受“dcl”输入格式(例如，两个或更多个信号线)来接收dcl信息。确切地说，信息可以在收发器内被表达为数字信号(例如，二进制数字信号)并被(例如，通过数字总线或信号路径)相应地传输。
[0183]
在该示例实施方式中，对四个dcl流(即，四个dcl信号路径上的dcl信息)进行三态编码。如上所述，在三态编码技术中，如果dcl值不变，则编码“0”；如果dcl值减小，则编码“1”；并且如果dcl值增大，则编码“2”。因此，在四(4)个线并且可能的编码状态的数目等于三(3)的情况下，存在总共34(或81)个可能的输出状态。
[0184]
编码器输出耦接至调制器。调制器从编码器接收经编码的信号，并且对提供至该调制器的经编码的dcl信号进行调制。经调制的dcl信号从调制器的输出耦合至上变频器(例如，混频器)的输入，以用于转换成中频(if)信号。上变频器的输出耦接至复用器的第一输入。
[0185]
复用器还在其第二输入上接收包括iq信息的信号(iq信号)，并且复用器在其第三输入上接收控制信号(例如，基于分组的控制信号)。因此，在该示例实施方式中，复用器对应于三路复用器(triplexer)。当然，应当理解，在其他实施方式中，可能期望或需要向复用器提供多于三个的信号，并且因此复用器通常可以被称为n路复用器。在实施方式中，复用器可以接收可以包括iq信息(iq信号)和控制信号(例如，基于分组的控制信号)的附加输入。
[0186]
在该示例实施方式中，三态编码器输出可以在上变频至低中频(if)信号之前使用88正交幅度调制(qam)方案进行调制，并且与同轴传输线上的预先存在的if调制复用。即，调制器可以被提供为88qam调制器。当然，应当理解，可以使用(例如，除了qam调制之外)的任何调制方案。
[0187]
经调制的信号经由rf传输线被传输并在rf头处被接收。rf头包括解复用器，该解复用器具有耦接至rf传输线的输入，并且在该示例中具有第一输出、第二输出和第三输出。解复用器输出中的第一输出耦接至下变频器(例如，混频器)的输入。在复用器的第二输出和第三输出处提供iq信号和控制信号(例如，基于分组的控制信号)。在实施方式中，iq信号和控制信号可以耦合至mmw收发器。
[0188]
下变频器的输出耦接至解调器的输入，并且解调器的输出耦接至解码器的输入。解调器对提供至该解调器的经调制的信号进行解调，并且将经解调的信号提供至解码器。解码器对提供至该解码器的信号进行解码，并且在该解码器的输出处提供经解码的信号。因此，在该示例实施方式中，来自芯片组的经调制的信号在rf头处被解复用、被从中频下变频、被从三态形式解码回单独的dcl流以供在pmc处使用。
[0189]
然而，应当理解，允许与上述自由度不同的自由度的其他编码是可能的。
[0190]
例如，可以直接对dcl信息进行编码，使得“1”对应于第一电压输出电平或控制状态、“2”对应于第二输出电平或控制状态，以此类推，直到第n电平或控制状态。在直接对不相关的dcl流进行编码时，“p”个唯一dcl信息流需要n
p
个唯一状态。因此，在具有四个唯一输出(即，p＝4)的四状态系统(即，n＝4)中将需要256个状态(计算为44＝256)。在该示例中，可以使用256qam类型调制。
[0191]
直接编码技术使得fsm能够立即跳转(即，立即改变)至期望的状态，而不需要首先改变至任何相邻状态(即，dcl状态可以从一个状态直接移动(或改变)至任何其他状态，而不是仅移动至相邻状态)。例如，利用三态编码从第一状态(例如，状态“1”)移动至第二不同的状态(例如，状态“3”)需要到中间状态“2”的步骤，而直接编码使得输出能够从第一状态(例如，状态“1”)直接移动至第二不相邻的状态(例如，状态“3”)。因此，与三态编码方案仅
提供对相邻状态的访问但利用简单的88qam调制类型相比，直接编码方案以更复杂的256qam调制类型为代价提供对任何状态的即时访问。
[0192]
注意，对于独特rf放大器的数目不断增长以处理新的频谱的5g nr应用而言，将rf放大器远离芯片组以及远离其他放大器放置的自由度越来越重要。
[0193]
在阅读了本文提供的公开内容之后，本领域的普通技术人员将理解，所描述的技术不限于跨mmw频带的5g设计。确切地说，所描述的技术可以用于任何无线电链路，并且可以在阵列可以受益于诸如单个rf接口(例如，单同轴接口)的rf接口的应用中找到特定用途。
[0194]
其他应用包括但不限于sub-6大规模mimo、5g、wifi、其他无线和有线信号传输和/或雷达应用。
[0195]
本文引用的所有出版物和参考文献明确地通过引用整体并入本文。
[0196]
本文参照相关附图描述了寻求保护的构思、系统、设备、结构和技术的各种实施方式。可以在不脱离本文所描述的构思、系统、设备、结构和技术的范围的情况下设计替选实施方式。注意，在以下描述中和附图中的元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另有说明，否则这些连接和/或位置关系可以是直接的或间接的，并且所描述的构思、系统、设备、结构和技术不旨在在这方面进行限制。因此，实体的耦接可以指直接或间接耦接，并且实体之间的位置关系可以是直接或间接位置关系。
[0197]
作为间接位置关系的示例，在本说明书中对在元件“b”上布置元件“a”的提及包括一个或更多个中间元件(例如，元件“c”)在元件“a”与元件“b”之间的情况，只要元件“a”和元件“b”的相关特性和功能不被中间元件实质性改变。以下定义和缩写将用于解释权利要求和说明书。如本文所使用的，术语“包含(comprise)”、“含有(comprising)”、“包括(include)”、“包括(including)”、“有(has)”、“具有(having)”、“包含(contain)”或“含有(containing)”或其任何其他变型旨在涵盖非排他性的包括。例如，包括一系列元素的处理、方法、制品或装置不一定仅限于那些元素，而是可以包括未明确列出的或此类组合物、混合物、处理、方法、制品或装置固有的其他元素。
[0198]
此外，术语“示例性”在本文中被用于意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何实施方式或设计不一定被解释为比其他实施方式或设计优选或有利。术语“一个或更多个”和“至少一个”被理解为包括大于或等于一的任何整数，即一、二、三、四等。术语“多个”被理解为包括大于或等于二的任何整数，即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。
[0199]
说明书中对“一个实施方式”、“实施方式”、“示例实施方式”等的提及指示所描述的实施方式可以包括特定特征、结构或特性，但是每个实施方式可以包括该特定特征、结构或特性。此外，这些短语不一定涉及同一实施方式。此外，在结合实施方式描述特定特征、结构或特性时，认为无论是否明确描述，结合其他实施方式影响这样的特征、结构或特性在本领域技术人员的知识范围内。
[0200]
出于本文描述的目的，术语例如“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”(仅举几个示例)及其派生词应当涉及如在附图中定向的所描述的结构和方法。术语“覆盖”、“在顶上”、“在上面”、“定位在
……
上”或“定位在
……
顶上”意指诸如第一结构的第一元件存在于诸如第二结构的第二元件上，其中诸如接口结构的中间元件可以存在于第一
元件与第二元件之间。术语“直接接触”意指诸如第一结构的第一元件和诸如第二结构的第二元件在没有任何中间元件的情况下连接。这些术语有时被称为方向术语或位置术语。
[0201]
在权利要求中使用诸如“第一”、“第二”、“第三”等的序数术语来修饰权利要求元素本身并不意味着一个权利要求元素相对于另一权利要求元素的任何优先级、优先序或顺序或者执行方法的动作的时间顺序，而是仅仅用作标记来区分具有某个名称的一个权利要求元素与具有相同名称的另一元素(除了使用序数术语以外)以区分权利要求元素。
[0202]
术语“近似”和“大约”可以用于意指在一些实施方式中在目标值的
±
20％内、在一些实施方式中在目标值的
±
10％内、在一些实施方式中在目标值的
±
5％内、而在一些实施方式中在目标值的
±
2％内。术语“近似”和“大约”可以包括目标值。术语“基本上相等”可以用于指在一些实施方式中彼此相差在
±
20％内的值、在一些实施方式中彼此相差在
±
10％内的值、在一些实施方式中彼此相差在
±
5％内的值、而在一些实施方式中彼此相差在
±
2％内的值。
[0203]
术语“基本上”可以用于指在一些实施方式中在比较度量的
±
20％内的值、在一些实施方式中在比较度量的
±
10％内的值、在一些实施方式中在比较度量的
±
5％内的值、而在一些实施方式中在比较度量的
±
2％内的值。例如，“基本上”垂直于第二方向的第一方向可以指在一些实施方式中与第二方向成90
°
角的
±
20％内的第一方向、在一些实施方式中与第二方向成90
°
角的
±
10％内的第一方向、在一些实施方式中与第二方向成90
°
角的
±
5％内的第一方向、而在一些实施方式中与第二方向成90
°
角的
±
2％内的第一方向。
[0204]
应当理解，所公开的主题在其应用中不限于在以下描述中阐述或在附图中示出的构造的细节和部件的布置。所公开的主题能够具有其他实施方式并且能够以各种方式实践和执行。
[0205]
此外，应当理解，本文所采用的措辞和术语是出于描述的目的，并且不应当被视为是限制性的。照此，本领域技术人员将理解，本公开内容所基于的构思可以容易地被用作用于设计用于执行所公开的主题的若干目的的其他结构、方法和系统的基础。因此，权利要求应当被视为包括此类等效构造，只要它们不脱离所公开的主题的精神和范围。
[0206]
虽然已经在前述示例性实施方式中描述和示出了所公开的主题，但是应当理解，本公开内容已经仅通过示例的方式进行，并且在不脱离所公开的主题的精神和范围的情况下，可以对所公开的主题的实现方式的细节进行多种改变。