CMOS图像传感器及其形成方法与流程

cmos图像传感器及其形成方法
技术领域
1.本发明涉及半导体制造技术领域，尤其涉及一种cmos图像传感器及其形成方法。


背景技术：

2.图像传感器是将光信号转换为电信号的装置，在数字电视、可视通信市场中有着广泛的应用。目前应用广泛的主要是ccd(charge-coupled device，电荷耦合器件)与cmos(complementary metal oxide semiconductor，互补金属氧化物场效应管)这两种。其中，cmos是目前最引人注目，且被认为是最有发展潜力的。
3.随着cmos图像传感器(cmos image sensor，cis)产品技术的发展，对图像传感器的像素要求越来越高。通常cmos图像传感器的单个像素是由感光区(pn结作为感光)和读取电路(一个晶体管器件作为选择开关)组成。因为，感光区越大，感光性能越好，晶体管尺寸越大，开关引入的噪声越小性能越稳定。所以，相同像素密度的情况下，需要平衡感光区和读取电路的尺寸。
4.因此，现有的cmos图像传感器结构有待进一步改善。


技术实现要素：

5.本发明解决的技术问题是提供一种cmos图像传感器及其形成方法，以提高形成的cmos图像传感器的性能。
6.为解决上述技术问题，本发明技术方案提供一种cmos图像传感器，包括：衬底，所述衬底包括若干相互分立的像素区；分别位于各所述像素区上的感光掺杂层；位于各所述感光掺杂层上的开关器件。
7.可选的，各所述开关器件包括位于部分所述感光掺杂层上的有源区、位于所述有源区和所述感光掺杂层上的栅极，所述有源区顶部具有源漏层，所述栅极内具有开口，所述开口暴露出部分所述源漏层表面。
8.可选的，所述源漏层顶部还具有轻掺杂区，所述开口暴露出部分所述轻掺杂区。
9.可选的，还包括：位于所述源漏层表面的若干导电插塞，各所述感光掺杂层上的所述若干导电插塞沿所述感光掺杂层的延伸方向排布。
10.可选的，还包括：相邻感光掺杂层之间具有隔离结构，所隔离结构还位于相邻开关器件之间。
11.可选的，所述衬底包括第一区和第二区，所述若干相互分立的像素区位于所述第一区；所述第二区上具有外围器件。
12.相应的，本发明的技术方案还提供一种cmos图像传感器的形成方法，包括：形成衬底和若干感光掺杂层，所述衬底包括若干相互分立的像素区，所述感光掺杂层分别位于各所述像素区上；在各所述感光掺杂层上形成开关器件。
13.可选的，各所述开关器件包括位于部分所述感光掺杂层上的有源区、位于所述有源区和所述感光掺杂层上的栅极，所述有源区顶部具有源漏层，所述栅极内具有开口，所述
开口暴露出部分所述源漏层表面。
14.可选的，形成所述衬底和若干感光掺杂层的方法包括：形成衬底结构，所述衬底结构包括所述衬底和位于所述衬底上的初始感光掺杂层；在所述衬底结构内形成隔离结构，所述隔离结构贯穿所述初始感光掺杂层，且所述隔离结构还位于相邻像素区之间，使所述初始感光层形成若干相互分立的感光掺杂层。
15.可选的，所述衬底结构还包括：位于所述初始感光掺杂层上的初始阱掺杂层；所述隔离结构还贯穿所述初始阱掺杂层，使初始阱掺杂层形成若干相互分立的阱掺杂层。
16.可选的，所述衬底结构的形成方法包括：提供初始衬底；向所述初始衬底内注入第一掺杂离子，形成所述初始衬底内的初始感光掺杂层，所述初始感光掺杂层的顶部表面低于所述初始衬底表面，形成所述衬底结构，以所述初始感光掺杂层下的所述初始衬底形成所述衬底，以所述初始感光掺杂层上的所述初始衬底。
17.可选的，所述衬底结构的形成方法包括：提供初始衬底；在所述初始衬底内注入第一掺杂离子，形成所述衬底和位于所述衬底上的所述初始感光掺杂层，所述初始感光掺杂层顶部表面暴露；在所述初始感光掺杂层表面形成外延层；在所述外延层内注入第二掺杂离子，以所述外延层形成所述初始阱掺杂层。
18.可选的，所述开关器件的形成方法包括：刻蚀所述阱掺杂层，直到暴露出所述感光掺杂层，形成栅极槽，以所述阱掺杂层形成所述有源区，所述栅极槽暴露出所述有源区和所述隔离结构；在所述栅极槽内和所述有源区表面形成栅极和位于所述栅极内的开口，所述开口暴露出部分所述有源区顶部表面；向所述开口内注入第一离子，形成所述源漏区。
19.可选的，所述栅极和所述开口的形成方法包括：在所述栅极槽内和所述若干有源区表面形成初始栅极；回刻所述初始栅极直到暴露出所述隔离结构表面和部分所述有源区表面，形成所述栅极和所述开口。
20.可选的，形成所述初始栅极之前，还包括：在所述栅极槽内和所述若干有源区表面形成栅介质层。
21.可选的，还包括：在刻蚀所述阱掺杂层之前，在所述阱掺杂层表面注入第二离子，形成初始轻掺杂区；所述初始轻掺杂区被刻蚀形成轻掺杂区。
22.可选的，所述初始轻掺杂区的形成工艺的工艺参数包括：掺杂离子包括n型离子，注入剂量范围为5e12 atom/cm2至5e14 atom/cm2。
23.可选的，在形成所述开关器件之后，还包括：在所述源漏区表面形成若干导电插塞，各所述感光掺杂层上的所述若干导电插塞沿所述感光掺杂层的延伸方向排布。
24.可选的，在形成所述若干导电插塞之前，还包括：在所述栅极侧壁形成侧墙。
25.可选的，所述衬底包括第一区和第二区，所述若干相互分立的像素区位于所述第一区；所述方法包括：在所第二区上形成外围器件。
26.现有技术相比，本发明实施例的技术方案具有以下有益效果：
27.本发明技术方案提供的cmos图像传感器的形成方法中，将开关器件以堆叠的方式形成在感光掺杂层上，减少了像素区占据的面积，提高了像素密度，不需要平衡感光区和读取电路的尺寸，有利于获得更好的感光特性和开关性能。
28.进一步，在刻蚀所述阱掺杂层之前，还包括：在所述阱掺杂层表面注入第二离子，形成轻掺杂区，所述轻掺杂区位于栅极下方的源漏层表面，采用较低的掺杂浓度，有利于减
少开关器件的短沟道效应。
29.进一步，在所述源漏区表面形成若干导电插塞，各所述感光掺杂层上的所述若干导电插塞沿所述感光掺杂层的延伸方向排布，多个导电插塞有利于减少接触电阻，提高器件性能。
30.本发明技术方案提供的cmos图像传感器中，将开关器件以堆叠的方式形成在感光掺杂层上，减少了像素区占据的面积，提高了像素密度，不需要平衡感光区和读取电路的尺寸，有利于获得更好的感光特性和开关性能。
附图说明
31.图1至图12是本发明实施例的cmos图像传感器的形成方法各步骤的结构示意图。
具体实施方式
32.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
33.如背景技术所述，采用现有的cmos图像传感器技术形成的cmos图像传感器，由于在相同像素密度的情况下，需要平衡感光区和读取电路的尺寸性能亟需提升，获得的cmos图像传感器性能有待进一步提升。
34.为了解决上述问题，本发明提供的一种cmos图像传感器及其形成方法，将开关器件以堆叠的方式形成在感光掺杂层上，减少了像素区占据的面积，提高了像素密度，不需要平衡感光区和读取电路的尺寸，有利于获得更好的感光特性和开关性能。
35.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
36.图1至图12是本发明实施例的cmos图像传感器的形成方法各步骤的结构示意图。
37.本实施例中，形成衬底和若干感光掺杂层，所述衬底包括若干相互分立的像素区，所述感光掺杂层分别位于各所述像素区上。形成所述衬底和若干感光掺杂层的具体过程，请参考图1至图4。
38.请参考图1和图2，图1为俯视结构示意图，图2是图1中沿ee1方向的剖面结构示意图，形成衬底结构，所述衬底结构包括所述衬底100和位于所述衬底100上的初始感光掺杂层101。
39.本实施例中，所述衬底100包括第一区和第二区ii，所述若干相互分立的像素区i位于所述第一区。
40.本实施例中，后续，还在所述第二区ii上形成外围器件。
41.本实施例中，所述衬底结构还包括：位于所述初始感光掺杂层101上的初始阱掺杂层102。
42.本实施例中，所述衬底结构的形成方法包括：提供初始衬底(图中未示出)；在所述初始衬底内注入第一掺杂离子，形成所述衬底100和位于所述衬底100上的所述初始感光掺杂层101，所述初始感光掺杂层101顶部表面暴露；在所述初始感光掺杂层101表面形成外延层(图中未示出)；在所述外延层内注入第二掺杂离子，以所述外延层形成所述初始阱掺杂层102。
43.本实施例中，所述初始衬底的导电类型为p型，所述第一掺杂离子的导电类型为n型，所述第二掺杂离子的导电类型为p型。所述初始感光掺杂层101和所述初始衬底之间形成pn结，用于形成光电二极管；所述外延层用于形成开关器件的沟道。
44.本实施例中，所述第一区和所述第二区ii上的所述阱掺杂层105同时形成。在其他实施例中，所述第一区上的阱掺杂层内和所述第二区上的阱掺杂层可以不同时形成，以使所述第一区上的阱掺杂层内和所述第二区上的阱掺杂层内的掺杂离子或掺杂离子的浓度不同。
45.所述第一区上的所述阱掺杂层105用于形成开关器件的阱区；所述第二区ii上的所述阱掺杂层105用于形成外围器件的阱区。
46.请参考图3和图4，图3为俯视结构示意图，图4是图3中沿ee1方向的剖面结构示意图，在所述衬底结构内形成隔离结构103，所述隔离结构103贯穿所述初始感光掺杂层101，且所述隔离结构103还位于相邻像素区i之间，使所述初始感光层101形成若干相互分立的感光掺杂层104。
47.本实施例中，所述隔离结构103还贯穿所述初始阱掺杂层102，使初始阱掺杂层102形成若干相互分立的阱掺杂层105。
48.所述隔离结构103的形成方法包括：刻蚀所述衬底结构，在所述衬底结构内形成隔离沟槽(图中未标出)；在所述隔离沟槽内和所述衬底结构表面形成绝缘介质材料层(图中未标出)；平坦化所述绝缘介质材料层，直到暴露出所述衬底结构表面，形成所述隔离结构103。
49.另一实施例中，所述衬底结构的形成方法包括：提供初始衬底；向所述初始衬底内注入第一掺杂离子，形成所述初始衬底内的初始感光掺杂层，所述初始感光掺杂层的顶部表面低于所述初始衬底表面，形成所述衬底结构，以所述初始感光掺杂层下的所述初始衬底形成所述衬底，以所述初始感光掺杂层上的所述初始衬底。
50.后续，在各所述感光掺杂层104上形成开关器件。
51.本实施例中，各所述开关器件包括位于部分所述感光掺杂层104上的有源区、位于所述有源区和所述感光掺杂层上的栅极，所述有源区顶部具有源漏层，所述栅极内具有开口，所述开口暴露出部分所述源漏层表面。具体地，所述开关器件的形成方法请参考图5至图10。
52.请参考图5和图6，图5为俯视结构示意图，图6是图5中沿ee1方向的剖面结构示意图，刻蚀所述阱掺杂层105，直到暴露出所述感光掺杂层104，形成栅极槽106，以所述阱掺杂层105形成所述有源区107，所述栅极槽106暴露出所述有源区107和所述隔离结构103。
53.具体的，刻蚀各个所述像素区i上的所述阱掺杂层105，直到暴露出所述感光掺杂层104，形成栅极槽106，以所述阱掺杂层105形成所述有源区107，所述栅极槽106暴露出所述有源区107和所述隔离结构103。
54.本实施例中，刻蚀所述阱掺杂层105，以所述第二区ii上的所述阱掺杂层105形成外围器件的阱区200。
55.更具体的，所述栅极槽106和所述有源区107的形成方法还包括：在所述阱掺杂层105表面形成第一图形化层(图中未示出)，所述第一图形化层暴露出各个像素区i的部分表面；以所述第一图形化层为掩膜，刻蚀各个像素区i上的所述阱掺杂层105。
56.本实施例中，在刻蚀所述阱掺杂层105之前，在所述阱掺杂层105表面注入第二离子，形成初始轻掺杂区(图中未示出)；所述初始轻掺杂区被刻蚀形成轻掺杂区108。
57.所述轻掺杂区108位于后续形成的栅极下方的源漏层表面，采用较低的掺杂浓度，有利于减少开关器件的短沟道效应。
58.具体地，在各个所述像素区i上的所述阱掺杂层105表面注入第二离子，形成初始轻掺杂区。
59.更具体地，所述初始轻掺杂区的形成方法还包括：在注入第二离子之前，在所述衬底100上形成第二图形化层(图中未示出)，所述第二图形化层暴露出各所述像素区i上的所述阱掺杂层105表面；形成所述初始轻掺杂区后，去除所述第二图形化层。
60.本实施例中，所述初始轻掺杂区的形成工艺的工艺参数包括：掺杂离子包括n型离子，注入剂量范围为5e12 atom/cm2至5e14 atom/cm2。具体的，所述n型离子为磷。在其他实施例中，所述掺杂离子可以为砷。
61.本实施例中，所形成的初始轻掺杂区的浓度范围为1e18 atom/cm3至1e21atom/cm3；所形成的初始轻掺杂区的掺杂深度范围为50纳米至500纳米。
62.后续，在所述栅极槽106内和所述有源区107表面形成栅极和位于所述栅极内的开口，所述开口暴露出部分所述有源区107顶部表面。本实施例中，所述栅极和所述开口的形成方法，请参考图7至图9。
63.请参考图7，图7的视图方向同图6，在所述栅极槽106内和所述若干有源区107表面形成初始栅极109。
64.本实施例中，形成所述初始栅极109之前，还在所述栅极槽106内和所述若干有源区107表面形成栅介质层110。
65.具体的，所述栅介质层110还位于所述第二区ii上的所述阱掺杂层105表面。所述第二区ii上的所述栅介质层110用于形成第二区器件的栅介质层。
66.本实施例中，具体地，对所述栅极槽106暴露出的所述若干有源区107表面和所述感光掺杂层104表面进行氧化，形成所述栅介质层110。
67.本实施例中，所述初始栅极109的材料为多晶硅。
68.本实施例中，所述初始栅极109用于形成各所述像素区i上开关器件的栅极，还用于形成第二区ii上外围器件的外围栅极。
69.请参考图8和图9，图8为俯视结构示意图，图9是图8中沿ee1方向的剖面结构示意图，回刻所述初始栅极109直到暴露出所述隔离结构103表面和部分所述有源区107表面，形成所述栅极111和所述开口112。
70.具体地，回刻所述初始栅极109，直到暴露出所述隔离结构103表面和部分所述有源区107表面的所述栅介质层110，形成所述栅极111和所述开口112。
71.本实施例中，回刻所述初始栅极109，还形成位于部分所述阱区200上的外围栅极201。
72.请参考图10，图10的视图方向同图9，向所述开口112内注入第一离子，形成所述源漏区113。
73.本实施例中，所述第一离子为n型导电离子。在其他实施例中，所述第一离子可以为p型导电离子。
74.本实施例中，还在所述第二区ii上的所述外围栅极201两侧的所述外围器件的阱区200内形成外围源漏区202。
75.各所述开关器件包括位于部分所述感光掺杂层104上的有源区107、位于所述有源区107和所述感光掺杂层104上的栅极111，所述有源区107顶部具有源漏层113，所述栅极111内具有开口112，所述开口112暴露出部分所述源漏层113表面。
76.将开关器件以堆叠的方式形成在感光掺杂层104上，减少了像素区占据的面积，提高了像素密度，不需要平衡感光区和读取电路的尺寸，有利于获得更好的感光特性和开关性能。
77.请参考图11和图12，图11是图12的俯视结构示意图，图12是图11中沿ee1方向的剖面结构示意图，在形成所述开关器件之后，还在所述源漏区113表面形成若干导电插塞114，各所述感光掺杂层104上的所述若干导电插塞114沿所述感光掺杂层104的延伸方向排布。
78.各所述感光掺杂层104上的所述若干导电插塞114沿所述感光掺杂层104的延伸方向排布，多个导电插塞有利于减少接触电阻，提高器件性能。
79.本实施例中，所述若干导电插塞114的形成方法包括：在所述开关器件上形成介质材料层；在所述介质材料层内形成若干接触孔(图中未示出)，所述若干接触孔底部暴露出所述源漏区113表面；在所述若干接触孔内形成所述若干导电插塞114。
80.本实施例中，所述若干导电插塞114还位于所述栅极111表面、所述外围栅极201表面和所述外围源漏区202表面。
81.本实施例中，在形成所述若干导电插塞114之前，还在所述栅极111侧壁形成侧墙115。
82.相应的，本发明实施例还提供一种采用上述方法所形成的cmos图像传感器，请继续参考图11和图12，包括：衬底100，所述衬底100包括若干相互分立的像素区i；分别位于各所述像素区i上的感光掺杂层104；位于各所述感光掺杂层104上的开关器件。
83.将开关器件以堆叠的方式形成在感光掺杂层104上，减少了像素区占据的面积，提高了像素密度，不需要平衡感光区和读取电路的尺寸，有利于获得更好的感光特性和开关性能。
84.本实施例中，各所述开关器件包括位于部分所述感光掺杂层104上的有源区107、位于所述有源区107和所述感光掺杂层104上的栅极111，所述有源区107顶部具有源漏层113，所述栅极111内具有开口112，所述开口112暴露出部分所述源漏层113表面。
85.本实施例中，所述衬底包括第一区和第二区ii，所述若干相互分立的像素区位于所述第一区；所述第二区ii上具有外围器件。
86.本实施例中，所述外围器件包括外围器件的阱区200、位于部分所述阱区200上的外围栅极201，以及位于所述外围栅极201两侧的所述阱区200内的外围源漏区202。
87.本实施例中，所述源漏层113顶部还具有轻掺杂区108，所述开口112暴露出部分所述轻掺杂区108。
88.本实施例中，所述轻掺杂区108的浓度范围为1e18 atom/cm3至1e21atom/cm3；所述轻掺杂区108掺杂深度范围为50纳米至500纳米。
89.本实施例中，还包括：位于所述源漏层113表面的若干导电插塞114，各所述感光掺杂层104上的所述若干导电插塞114沿所述感光掺杂层104的延伸方向排布。
90.本实施例中，还包括：相邻感光掺杂层104之间具有隔离结构103，所隔离结构103还位于相邻开关器件之间。
91.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。