一种用于形式验证的宇航通用门级逻辑建模方法与流程

技术特征：
1.一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于步骤如下：(1)对待验证的宇航级大规模集成电路的抗辐射加固策略进行梳理分析，获取宇航级大规模集成电路逻辑门典型特征；(2)根据步骤(1)所得宇航级大规模集成电路逻辑门典型特征、宇航环境污染标签，进行梳理分析，获取故障真值表；(3)根据所得故障真值表，进行逻辑简化，并基于eda兼容语言进行逻辑门建模；(4)获取逻辑门模型，对常用宇航级大规模集成电路的正常功能进行仿真测试；(5)根据仿真测试结果进行判断，若逻辑门模型对宇航级大规模集成电路的正常功能有影响，则对逻辑门模型进行修改调制，直至逻辑门模型对宇航级大规模集成电路的正常功能无影响；否则，对宇航级大规模集成电路进行故障情况排查；(6)通过外部仿真工具，对逻辑门模型进行仿真遍历及故障数排查，并与宇航级大规模集成电路本身故障数进行对比；(7)获取故障数对比结果，若一致性大于指定标准，则逻辑门模型精度满足要求，进入步骤(8)；若一致性不大于指定标准，则对逻辑门模型进行修改调制直至故障数对比结果一致性大于指定标准；(8)基于逻辑门模型进行宇航级大规模集成电路的基于形式验证的安全属性评价。2.根据权利要求1所述的一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于：所述步骤(2)中，故障真值表中包括宇航级大规模集成电路的逻辑变量、逻辑函数、污染标签、污染跟踪函数,污染跟踪函数分别基于固定故障传播模型、随机故障传播模型或位翻转故障传播模型分别构建。3.根据权利要求2所述的一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于：所述步骤(3)中，逻辑简化为基于故障真值表数据，可选用abc、sis、espresso工具完成逻辑最简表示。4.根据权利要求3所述的一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于：所述步骤(4)中，常用宇航级大规模集成电路可替换为各种规模的宇航级集成电路。5.根据权利要求4所述的一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于：所述步骤(1)中，宇航环境包括极端温度、或空间辐射条件导致的位翻转故障模式。6.根据权利要求5所述的一种用于形式验证的宇航通用门级逻辑建模方法，其特征在于：所述步骤(7)中，故障数对比结果一致性的指定标准为95％。

技术总结
一种用于形式验证的宇航通用门级逻辑建模方法，对宇航级大规模集成电路的抗辐射加固逻辑门电路进行抗辐射冗余特点分析和建模，可基于该模型对宇航级大规模集成电路进行基于形式验证的安全属性评测和逻辑完备性检查，解决了空间辐射环境和航天器高可靠应用条件下的宇航大规模集成电路安全属性评测难题，操作简便、自动化程度高、评测效率高，减少了评测的操作环节，提高了评测的可操作性。提高了评测的可操作性。提高了评测的可操作性。


技术研发人员：屈若媛 张海明 吕倩倩 张伟 张延伟 张磊 肖波 祝名 谷瀚天
受保护的技术使用者：中国空间技术研究院
技术研发日：2021.11.24
技术公布日：2022/3/22