半导体装置的制作方法

技术特征：
1.一种半导体装置，使常通驱动的第1晶体管进行常断驱动，其中，具有：第1电路，连接于电源电压和接地电压，检测所述电源电压，并输出所述电源电压的转变状态；第2电路，连接于所述电源电压、所述接地电压、所述第1电路和第2晶体管，并基于所述第1电路的输出来输出与所述第1晶体管串联连接的第2晶体管的驱动电压；以及第1二极管，阳极连接于所述第1晶体管的驱动端子，阴极连接于所述第2晶体管的输出端子。2.如权利要求1所述的半导体装置，其中，所述第1晶体管是使用了氮化镓即gan的fet，源极与所述电源电压连接，所述第2晶体管是p型mosfet，源极与所述第1晶体管的源极连接。3.如权利要求2所述的半导体装置，其中，具有：第1电阻，连接于所述电源电压；作为齐纳二极管的第2二极管，阳极连接于所述接地电压，阴极经由所述第1电阻而连接于所述电源电压；第3晶体管，栅极连接于所述第2二极管的阴极，源极连接于所述电源电压；第2电阻，配置于所述第3晶体管的漏极与所述接地电压之间；第4晶体管，栅极连接于所述第3晶体管的漏极，源极连接于所述电源电压，漏极连接于所述第二晶体管的栅极；以及第3电阻，配置于所述第3晶体管的漏极与所述接地电压之间。4.如权利要求2所述的半导体装置，其中，具有：第5晶体管，漏极连接于所述电源电压，栅极连接于所述接地电压，进行常通驱动；以及作为齐纳二极管的第3二极管，阳极连接于所述接地电压，阴极连接于所述第5晶体管的源极和所述第2晶体管的栅极。5.如权利要求2所述的半导体装置，其中，所述第1回路具有：基准电压发生电路，产生基准电压；以及电压比较电路，将所述基准电压与所述电源电压进行比较，所述第2回路具有输出缓冲器，所述输出缓冲器对所述电压比较电路的输出进行控制并向所述第2晶体管的栅极施加。6.如权利要求2所述的半导体装置，其中，还具有第3电路，所述第3电路连接于所述第1晶体管的栅极，在所述电源电压被接通的定时，防止电容充电电流，控制驱动电压。

技术总结
实施方式的半导体装置是使常通驱动的第1晶体管进行常断驱动的半导体装置，具有第1电路、第2电路和第1二极管。第1电路与电源电压和接地电压连接，检测所述电源电压，输出所述电源电压的转变状态。第2电路与所述电源电压、所述接地电压、所述第1电路和所述第2晶体管连接，基于所述第1电路的输出，输出与所述第1晶体管串联连接的第2晶体管的驱动电压。第1二极管的阳极连接于第1晶体管的驱动端子，阴极连接于第2晶体管的输出端子。接于第2晶体管的输出端子。接于第2晶体管的输出端子。


技术研发人员：藤原泰幸 刘一尧 佐藤裕介 加古直嗣 间岛秀明
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2021.08.30
技术公布日：2022/3/18