操作存储器设备和主机设备的方法以及存储器系统与流程

操作存储器设备和主机设备的方法以及存储器系统
1.相关申请的交叉引用
2.本技术要求2020年9月14日提交的韩国专利申请第10-2020-0117486号和2020年11月24日提交的韩国专利申请第10-2020-0158489号的优先权，其共同主题通过引用结合于此。
技术领域
3.本发明构思一般涉及操作存储器设备和主机设备的方法以及存储器系统。


背景技术：

4.在存储器设备中，清除操作(purge operation)是从存储区域物理地删除数据(通常是敏感数据)的操作。然而，由于存储器设备中缺少逻辑到物理(l2p)映射信息，这种敏感数据可能具有未映射状态。
5.由于这种未映射的数据状态，清除操作可能需要过多的处理时间，因为有必要标识存储器设备中的整个存储区域的任何未映射部分，然后才对存储区域中标识的所有数据执行清除操作。不幸的是，随着当代和新兴存储器设备的数据存储容量持续增加，清除操作的执行时间也增加了。因此，需要能够有效执行清除操作的方法。


技术实现要素：

6.本发明构思的各方面提供了与执行清除操作相关的有效操作存储器设备的方法。这种方法可以涉及存储器系统，以及存储器系统中的主机设备和/或存储器设备。
7.在一个方面，本发明构思的实施例提供了一种操作存储器系统中的存储器设备的方法，所述存储器系统包括主机设备和所述存储器设备，其中所述存储器设备包括非易失性存储装置，所述非易失性存储装置包括清除区域和存储器区域，所述方法包括：响应于来自所述主机设备的用于清除信息的请求，传送与所述清除区域相关联的清除信息；响应于来自所述主机设备的用于为所述清除区域中的第一逻辑单元生成第一分区的请求，为所述清除区域中的第一逻辑单元分配第一分区；以及响应于来自所述主机设备的包括指示要清除的目标区域的信息的清除请求，对第一分区或整个清除区域执行清除操作。
8.在另一方面，本发明构思的实施例提供了一种操作存储器系统中的主机设备的方法，所述存储器系统包括存储器设备，所述存储器设备包括非易失性存储装置，所述非易失性存储装置包括清除区域和存储器区域，所述方法包括：从所述存储器设备接收与所述清除区域相关联的清除信息；响应于所述清除信息，向所述存储器设备传送用于为所述清除区域中的第一逻辑单元生成第一分区的请求；将清除数据传送到存储器设备，以存储在所述第一分区中；以及向所述存储器设备传送包括指示第一分区或整个清除区域的信息的清除请求。
9.在另一方面，本发明构思的实施例提供了一种存储器系统，包括：主机设备，所述主机设备包括主机控制器；以及存储器设备，所述存储器设备包括设备控制器和非易失性
存储装置，所述非易失性存储装置包括清除区域和存储器区域。所述设备控制器被配置为将与所述清除区域相关联并且包括所述清除区域的大小信息的清除信息传送给所述主机控制器。所述主机控制器被配置为向所述设备控制器传送用于为所述存储器区域中的第一逻辑单元生成第一分区的请求，并且响应于所述清除区域的大小信息，向所述设备控制器传送用于为所述清除区域中的第二逻辑单元生成第二分区的请求。由所述存储器设备对整个清除区域执行的清除操作在限定的清除时间内完成。
10.应当注意，本发明构思的方面不限于上述方面，并且在考虑以下描述后，其他方面对于本领域技术人员来说将变得明显。
附图说明
11.通过结合附图考虑以下书面描述，本发明构思的上述和其他方面和特征对于本领域技术人员将变得更加明显，其中：
12.图1是示出根据本发明构思的实施例的存储器系统的框图；
13.图2是进一步示出作为图1的nvm存储装置220的示例的ufs设备控制器210、存储接口230和非易失性存储器设备224的配置的框图；
14.图3是在一个示例中进一步示出图2的存储器设备224的框图；
15.图4是进一步示出根据本发明构思的实施例的3d v-nand结构的部分等效电路图；
16.图5是在一个示例中进一步示出包括可由图1的ufs设备控制器210和ufs主机控制器110识别的多个存储区域的nvm存储装置220的配置的框图；和
17.图6、图7、图8、图9、图10、图11和图12是在一个示例中示出可以根据本发明构思的实施例的针对存储器系统执行的清除操作的相关图。
具体实施方式
18.在整个书面描述和附图中，相同的附图标记和标签用于表示相同或相似的元件、组件和特征。在下文中，将参考附图描述本发明构思的几个实施例。
19.图1是示出根据本发明构思的实施例的存储器系统的框图。
20.在下文中，将在符合由联合电子器件工程委员会(jedec)颁布的通用闪存(ufs)标准的存储器系统(以下称为“ufs系统1”)的背景下描述与本发明构思的实施例一致的示例性存储器系统。然而，本领域技术人员将认识到，本发明构思的范围不仅限于该示例性背景，而是可以对所示存储器系统的不同方面进行各种修改。
21.参考图1，ufs系统1可以包括主机设备100、存储器设备200和ufs接口300，其中主机设备100和存储器设备200通过ufs接口300连接。在一些实施例中，主机设备100可以全部或部分地实现为应用处理器。
22.主机设备100可以包括ufs主机控制器110、应用120、ufs驱动器130、主机存储器140和ufs互连(uic)层150。
23.存储器设备200可以包括ufs设备控制器210、非易失性存储器(nvm)存储装置220、存储接口230、设备存储器240、uic层250和调节器260。
24.nvm存储装置220可以包括多个存储单元221，其可以包括具有二维(2d)和/或三维(3d)结构的垂直nand型(v-nand)闪存、相变随机存取存储器(pram)、电阻随机存取存储器
(rram)等中的一个或多个。
25.如上所述，ufs设备控制器210和nvm存储装置220通过存储接口230连接。这里，存储接口230可以以与一个或多个标准协议一致的方式实现，诸如toggle或开放nand闪存接口工作组(onfi)协议。在这点上，将假设使用toggle协议，在下文描述ufs设备控制器210和nvm存储装置220之间的互操作。
26.应用120可以包括控制在ufs主机100和存储器设备200之间传送请求、命令、控制信号、地址和/或数据的程序。响应于这些请求、命令、控制信号、地址和/或数据，存储器设备200可以执行一个或多个数据访问操作(例如，读取操作、写入(或编程)操作、擦除操作和各种内务操作(housekeeping operation))。例如，应用120可以向ufs驱动器130传送输入输出请求(input-output request，ior)，以便不同地向存储器设备200输入数据和/或从存储器设备200输出数据。因此，ior可以包括数据读取请求、数据写入请求和/或数据擦除请求，但是本发明构思的实施例不限于此。
27.ufs驱动器130可以使用(例如)ufs主机控制器接口(ufs host controller interface，ufs-hci)来管理ufs主机控制器110。因此，ufs驱动器130可以将从应用120接收的ior转换成由ufs标准定义的合格的ufs命令，然后将得到的ufs命令传送给ufs主机控制器110。在一些实施例中，单个ior可以被转换成多个ufs命令。在这点上，ufs命令可以是由scsi标准定义的各种命令和/或由ufs标准定义的其他命令。
28.一旦由ufs驱动器130提供(或转换)，ufs主机控制器110就可以通过uic层150和ufs接口300将ufs命令传送到存储器设备200的uic层250。在该传送过程期间，与ufs主机控制器110相关联的ufs主机寄存器111可以充当命令队列(command queue，cq)。
29.主机设备100中的uic层150可以包括移动工业处理器接口(mipi)m-phy 151和mipi unipro 152。类似地，存储器设备200中的uic层250可以包括mipi m-phy 251和mipi unipro 252。
30.ufs接口300可以包括用于传送参考时钟(ref_clk)的单线(以下称为“线”)、用于传送针对存储器设备200的硬件复位信号(reset_n)的线、用于传送差分输入信号对(din_t和din_c)的线对、以及用于传送差分输出信号对(dout_t和dout_c)的线对。
31.在一些实施例中，从主机设备100提供给存储器设备200的参考时钟的频率可以是从四个频率(即，19.2mhz、26mhz、38.4mhz和52mhz)的组中选择的一个。在这点上，主机设备100可以在各种操作期间改变参考时钟的频率。也就是说，主机设备100可以在主机设备100和存储器设备200之间的数据传送(例如，数据发送、数据接收或数据发送和接收)期间改变参考时钟的频率。
32.存储器设备200可以使用锁相环(pll)等从主机设备100提供的参考时钟生成(或导出)具有各种频率的一个或多个内部时钟信号(以下称为“时钟”)。以这种方式，主机设备100可以定义(或“设置”)与参考时钟和/或一个或多个时钟的频率相关的主机设备100和存储器设备200之间的数据传送速率(以下称为“数据速率”)。
33.ufs接口300可以支持多个数据传送“通道”，其中每个通道可以实现为差分线对。在一些实施例中，ufs接口300可以包括一个或多个接收通道和一个或多个发送通道。在图1所示的示例中，传送差分输入信号对din_t和din_c的线对可以构成接收通道，并且传送差分输出信号对dout_t和dout_c的线对可以构成发送通道，然而本发明构思的实施例可以包
括发送通道和/或接收通道的任何合理布置。
34.可以使用串行通信协议通过接收通道或发送通道传送数据。在接收通道和发送通道分开的一些实施例中，可以使用全双工通信方法在主机设备100和存储器设备200之间建立通信。也就是说，存储器设备200可以通过发送通道向主机设备100传送数据，同时(即，至少部分重叠)通过接收通道从主机设备100接收数据。可选地或附加地，各种“控制数据”(例如，请求、命令、控制信号和/或地址)可以从主机设备100传送到存储器设备200，“写入数据”或“编程数据”(即，要存储在存储器设备200的nvm存储装置220中的数据)可以从主机设备100传送到存储器设备200，和/或读取数据(即，从nvm存储装置220检索的数据)可以使用相同的通道传送。因此，除了主机设备100和存储器设备200之间的接收通道和发送通道之外，没有必要为数据传送提供单独的通道。
35.存储器设备200的ufs设备控制器210可以控制存储器设备200的整体操作。
36.ufs设备控制器210可以使用作为逻辑数据存储单元的逻辑单元(lu)211来管理nvm存储装置220。在这点上，可以使用若干个(the number of)(例如，8个)lu 211。
37.ufs设备控制器210可以包括闪存转换层(ftl)，并且可以使用由ftl提供的地址映射信息来将从主机设备100接收的逻辑数据地址(例如，逻辑块地址(lba))转换成相应的物理数据地址(例如，物理块地址(pba)或物理页码(ppn))。在图1的ufs系统1中，假设用于存储数据的逻辑块可以具有根据预定范围定义的大小(例如，4k字节的最小大小)。
38.当由主机设备100提供的控制数据通过uic层250被应用到存储器设备200时，ufs设备控制器210可以执行对应于控制数据的操作，并且一旦操作被完成，ufs设备控制器210可以向主机设备100传送(或返回)相应的响应。
39.例如，当主机设备100打算在存储器设备200中存储(即，写入或编程)用户数据时，主机设备100可以向存储器设备200传送数据写入命令。一旦主机设备100从存储器设备200接收到指示存储器设备就绪的相应的响应，用户数据就可以从主机设备100被传送到存储器设备200。在这点上，ufs设备控制器210可以将用户数据临时存储在设备存储器240中，并且可以将用户数据临时存储在设备存储器240中由ftl提供的地址映射信息指示的nvm存储装置220的位置处。
40.作为另一示例，当主机设备100打算读取存储在存储器设备200中的用户数据时，主机设备100可以向存储器设备200传送数据读取命令。当存储器设备200接收到该命令时，ufs设备控制器210可以响应于数据读取命令从nvm存储装置220读取用户数据，并将读取的用户数据临时存储在设备存储器240中。在读取操作期间，ufs设备控制器210可以利用嵌入式纠错码(ecc)电路(图1中未示出)来检测和/或纠正从nvm存储装置220读取的用户数据中的错误。此后，ufs设备控制器210可以将临时存储在设备存储器240中的用户数据传送给主机设备100。
41.在一些实施例中，ufs设备控制器210可以进一步包括高级加密标准(aes)电路(图1中未示出)，其可以用于使用对称密钥算法加密和/或解密由ufs设备控制器210接收的数据。
42.主机设备100可以根据发送的顺序将要传送到存储器设备200的命令存储在ufs主机寄存器111(例如，cq)中，然后以该顺序将命令传送到存储器设备200。在这种情况下，即使当先前发送的命令仍在由存储器设备200处理时(例如，在主机设备100等待接收先前发
送的命令已经由存储器设备200处理的通知的时间段期间)，主机设备100也可以将在cq中未决的下一命令传送给存储器设备200。因此，存储器设备200甚至在先前发送的命令已经被完全处理之前，就可以从主机设备100接收下一个命令。在这点上，最多可在cq存储最大数量的命令(例如，例如32的队列深度)。在一些实施例中，cq可以实现为循环队列，其中头指针和尾指针分别指示存储在队列中的命令序列的开始和结束。
43.nvm存储装置220的存储单元221中的每一者可以包括存储器单元阵列和用于控制存储器单元阵列的操作的控制电路。存储器单元阵列可以是2d存储器单元阵列或3d存储器单元阵列。每个存储器单元阵列可包括存储器单元，其中每个存储器单元可以被配置为存储单个比特的数据(例如，单层单元(slc))或两个或两个以上比特的数据(例如，多层单元(mlc)，诸如三层单元(tlc)、四层单元(qlc)等)。在一些实施例中，3d存储器单元阵列可以包括垂直定向的垂直nand串，使得至少一个存储器单元垂直定位在另一个存储器单元上方。
44.某些电压(例如，vcc、vccq1、vccq2等)可以作为内部电源电压施加到存储器设备200。例如，电压vcc可以是用于存储器设备200的主电源电压，其具有范围从2.4v到3.6v的电平。电压vccq1可以是(例如，主要用于ufs设备控制器210的)低范围电源电压，其具有范围从1.14v到1.26v的电平。电压vccq2可以是(例如，主要用于i/o接口(诸如mipi m-phy 251)的)中间电源电压，其具有具有范围在vcc和vccq1之间(例如，在1.7v到1.95v之间)的电平。电源电压可以通过调节器260并且可以被提供给存储器设备200的各种组件。调节器260可以被实现为分别连接到上述电源电压中的不同电源电压的单元调节器的集合。
45.图2是进一步示出作为nvm存储装置220的存储器设备221的一个示例的ufs设备控制器210、存储接口230和非易失性存储设备224的配置的框图。这里，假设存储接口230包括控制器接口电路230a和存储器接口电路230b。
46.进一步假设存储器设备224包括第一引脚p11至第八引脚p18、存储器接口电路230b、控制逻辑电路510和存储器单元阵列520。
47.存储器接口电路230b可以通过第一引脚p11从ufs设备控制器210接收芯片使能信号nce。响应于芯片使能信号nce，存储器接口电路230b可以通过第二引脚p12至第八引脚p18与ufs设备控制器210传送(例如，发送和/或接收)信号。例如，当芯片使能信号nce处于使能状态(例如，低电平)时，存储器接口电路230b可以通过第二引脚p12至第八引脚p18与ufs设备控制器210传送信号。
48.存储器接口电路230b还可以通过第二引脚p12至第四引脚p14从ufs设备控制器210接收命令锁存使能信号cle、地址锁存使能信号ale和写入使能信号nwe。存储器接口电路230b可以通过第七引脚p17从ufs设备控制器210接收数据信号dq或者将数据信号dq发送到ufs设备控制器210。命令cmd、地址addr和数据data可以通过数据信号dq传送。例如，数据信号dq可以通过数据信号线传送。在这种情况下，第七引脚p17可以包括分别对应于数据信号的多个引脚。
49.存储器接口电路230b可以基于写入使能信号nwe的切换定时，从在命令锁存使能信号cle的使能部分(例如，高电平状态)中接收的数据信号dq获得命令cmd。存储器接口电路230b可以基于写入使能信号nwe的切换定时，从在地址锁存使能信号ale的使能部分(例如，高电平状态)中接收的数据信号dq获得地址addr。
50.在一些实施例中，写入使能信号nwe可以在高电平和低电平之间切换，同时保持在静态状态(例如，高电平或低电平)。例如，写入使能信号nwe可以在发送命令cmd或地址addr的部分中切换。因此，存储器接口电路230b可以基于写入使能信号nwe的切换定时获得命令cmd或地址addr。
51.存储器接口电路230b可以通过第五引脚p15从ufs设备控制器210接收读取使能信号nre。存储器接口电路230b可以通过第六引脚p16从ufs设备控制器210接收数据选通信号dqs或者将数据选通信号dqs发送到ufs设备控制器210。
52.在存储器设备224输出数据data(例如，读取操作)期间，存储器接口电路230b可以接收在输出数据data之前通过第五引脚p15切换的读取使能信号nre。存储器接口电路230b可以基于读取使能信号nre的切换来生成要切换的数据选通信号dqs。例如，存储器接口电路230b可以基于读取使能信号nre的切换开始时间生成在预定延迟(例如，tdqsre)之后切换的数据选通信号dqs。存储器接口电路230b可以基于数据选通信号dqs的切换定时发送包括数据data的数据信号dq。因此，数据data可以在数据选通信号dqs的切换定时被布置，并被发送到ufs设备控制器210。
53.在存储器设备224输入数据data(例如，写入操作或编程操作)期间，当从ufs设备控制器210接收到包括数据data的数据信号dq时，存储器接口电路230b可以从ufs设备控制器210接收要切换的数据选通信号dqs以及数据data。存储器接口电路230b可以基于数据选通信号dqs的切换定时从数据信号dq获得数据data。例如，存储器接口电路230b可以通过在数据选通信号dqs的上升沿和下降沿采样数据信号dq来获得数据data。
54.存储器接口电路230b可以通过第八引脚p18向ufs设备控制器210传送就绪或忙碌输出信号nr/b。存储器接口电路230b可以通过就绪或忙碌输出信号nr/b将存储器设备224的状态信息传送到ufs设备控制器210。当存储器设备224处于忙碌状态时(例如，当存储器设备224的内部操作正在执行时)，存储器接口电路230b可以将指示忙碌状态的就绪或忙碌输出信号nr/b传送到ufs设备控制器210。当存储器设备224处于就绪状态时(例如，当存储器设备224正在执行的内部操作没有完成时)，存储器接口电路230b可以将指示就绪状态的就绪或忙碌输出信号nr/b传送给ufs设备控制器210。例如，当存储器设备224响应于页面读取命令从存储器单元阵列520读取数据data时，存储器接口电路230b可以将指示忙碌状态(例如，处于低电平)的就绪或忙碌输出信号nr/b传送到ufs设备控制器210。并且当存储器设备224响应于编程命令将数据data编程到存储器单元阵列520中时，存储器接口电路230b可以将指示忙碌状态的就绪或忙碌输出信号nr/b传送到ufs设备控制器210。
55.控制逻辑电路510可以控制由存储器设备224执行的各种操作。控制逻辑电路510可以接收从存储器接口电路230b接收的命令cmd和/或地址addr。控制逻辑电路510可以响应于接收的命令cmd和/或接收的地址addr，生成用于控制存储器设备224的其他组件的控制信号。例如，控制逻辑电路510可以生成用于将数据data编程到存储器单元阵列520或者从存储器单元阵列520读取数据data的控制信号。
56.在控制逻辑电路510的控制下，存储器单元阵列520可以存储从存储器接口电路230b接收的数据data。存储器单元阵列520可以在控制逻辑电路510的控制下将存储的数据data输出到存储器接口电路230b。
57.这里，存储器单元阵列520可以包括存储器单元，诸如闪存单元、rram单元、铁电随
机存取存储器(fram)单元、pram单元、晶闸管随机存取存储器(t-ram)单元和/或磁性随机存取存储器(mram)单元。在下文中，出于一致描述的目的，假设存储器单元是nand闪存单元。
58.ufs设备控制器210可以包括第一引脚p21至第八引脚p28和控制器接口电路230a。第一引脚p21至第八引脚p28可以对应于存储器设备224的第一引脚p11至第八引脚p18。
59.控制器接口电路230a可以通过第一引脚p21将芯片使能信号nce传送到存储器设备224。控制器接口电路230a可以通过第二引脚p22至第八引脚p28与通过芯片使能信号nce选择的存储器设备224传送信号。
60.控制器接口电路230a可以通过第二引脚p22至第四引脚p24将命令锁存使能信号cle、地址锁存使能信号ale和写入使能信号nwe传送到存储器设备224。控制器接口电路230a可以通过第七引脚p27将数据信号dq传送到存储器设备224或者从存储器设备224接收数据信号dq。
61.控制器接口电路230a可以将包括命令cmd或地址addr的数据信号dq与要切换的写入使能信号nwe一起传送到存储器设备224。控制器接口电路230a可以通过发送具有使能状态的命令锁存使能信号cle将包括命令cmd的数据信号dq传送到存储器设备224，并且可以通过发送具有使能状态的地址锁存使能信号ale将包括地址addr的数据信号dq传送到存储器设备224。
62.控制器接口电路230a可以通过第五引脚p25将读取使能信号nre传送到存储器设备224。控制器接口电路230a可以通过第六引脚p26从存储器设备224接收数据选通信号dqs或者向存储器设备224发送数据选通信号dqs。
63.在存储器设备224输出数据data期间，控制器接口电路230a可以生成要切换的读取使能信号nre，并将读取使能信号nre传送到存储器设备224。例如，控制器接口电路230a可以生成读取使能信号nre，该读取使能信号nre在数据data被输出之前从静态状态(例如，高电平或低电平)改变到切换的状态。因此，在存储器设备224中，可以基于读取使能信号nre生成要切换的数据选通信号dqs。控制器接口电路230a可以从存储器设备224接收包括数据data的数据信号dq以及要切换的数据选通信号dqs。控制器接口电路230a可以基于数据选通信号dqs的切换定时从数据信号dq获得数据data。
64.在向存储器设备224输入数据data期间，控制器接口电路230a可以生成要切换的数据选通信号dqs。例如，控制器接口电路230a可以生成数据选通信号dqs，该数据选通信号dqs在数据data被发送之前从静态状态(例如，高电平或低电平)改变到切换的状态。控制器接口电路230a可以基于数据选通信号dqs的切换定时将包括数据data的数据信号dq传送到存储器设备224。
65.控制器接口电路230a可以通过第八引脚p28从存储器设备224接收就绪或忙碌输出信号nr/b。控制器接口电路230a可以基于就绪或忙碌输出信号nr/b来确定存储器设备224的状态信息
66.图3是在一个示例中进一步示出图2的存储器设备224的框图。
67.参考图3，存储器设备224可以包括控制逻辑电路510、存储器单元阵列520、页面缓冲器单元550、电压生成器530和行解码器540。尽管未在图3中示出，但是存储器设备224还可以包括图2中示出的存储器接口电路230b，并且还包括列逻辑、预解码器、温度传感器、命
令解码器、地址解码器等。
68.控制逻辑电路510可以控制存储器设备224中的各种类型的整体操作。控制逻辑电路510可以响应于从存储器接口电路230b获得的命令cmd和/或地址addr输出各种类型的控制信号。例如，控制逻辑电路510可以输出电压控制信号ctrl_vol、行地址x-addr和列地址y-addr。
69.存储器单元阵列520可以包括存储器块blk1至存储器块blkz(其中“z”是正整数)，并且存储器块blk1至存储器块blkz的每一者可以包括存储器单元。存储器单元阵列520可以通过位线bl连接到页面缓冲器单元550，并且通过字线wl、串选择线ssl和接地选择线gsl连接到行解码器540。
70.在一些实施例中，存储器单元阵列520可以包括3d存储器单元阵列，并且3d存储器单元阵列可以包括nand串。每个nand串可以包括存储器单元，每个存储器单元连接到垂直堆叠在衬底上的字线中的每一者。在这点上，美国专利号7,679,133；8,553,466；8,654,587；和8,559,235；以及公开的美国专利申请号2011/0233648的共同主题通过引用合并于此。在一些实施例中，存储器单元阵列520可以包括2d存储器单元阵列，并且2d存储器单元阵列可以包括在行和列方向上布置的nand串。
71.页面缓冲器单元550可以包括页面缓冲器pb1至页面缓冲器pbn(其中“n”是大于2的整数)，并且页面缓冲器pb1至页面缓冲器pbn中的每一者可以通过位线bl连接到存储器单元之一。页面缓冲器单元550可以响应于列地址y-addr选择位线bl的至少之一。根据操作模式，页面缓冲器单元550可以作为写入驱动器或读出放大器来操作。例如，当执行编程操作时，页面缓冲器单元550可以将与要被编程的数据相对应的位线电压施加到所选择的位线。当执行读取操作时，页面缓冲器单元550可以检测所选择的位线的电流或电压，以检测存储在存储器单元中的数据。
72.电压生成器530可以基于电压控制信号ctrl_vol生成用于执行编程、读取和擦除操作的各种类型的电压。例如，电压生成器530可以生成编程电压、读取电压、编程验证电压、擦除电压等作为字线电压vwl。
73.响应于行地址x-addr，行解码器540可以选择字线wl之一并选择串选择线ssl之一。例如，当执行编程操作时，行解码器540可以将编程电压和编程验证电压施加到所选择的字线，并且当执行读取操作时，行解码器540可以将读取电压施加到所选择的字线。
74.图4是进一步示出根据本发明构思的实施例的3d v-nand结构的部分等效电路图。参考图1，在其中ufs设备200的nvm存储装置模块220被实现为3d v-nand型闪存的实施例中，nvm存储装置模块220中的存储器块中的每一者可以参考图4的部分等效电路图来理解。
75.参考图4，存储器块blki代表nvm存储装置220的3d存储器块。也就是说，包括在存储器块blki中的存储器nand串可以在垂直于底层(或主要)衬底的方向上形成。
76.在图4所示的示例中，存储器块blki包括被设置为连接到位线bl1、位线bl2和位线bl3以及公共源极线csl的存储器nand串ns11至存储器nand串ns33。存储器nand串ns11至存储器nand串ns33中的每一者可以包括串选择晶体管sst、存储器单元mc1至存储器单元mc8和接地选择晶体管gst。这里，存储器nand串ns11至存储器nand串ns33中的每一者被示为包括八(8)个存储器单元mc1至存储器单元mc8，但是本发明构思的范围不限于此。
77.串选择晶体管sst中的每一者可以连接到串选择线ssl1、串选择线ssl2和串选择
线ssl3中相应之一。存储器单元mc1至存储器单元mc8中的每一者可以连接到栅极线gtl1至栅极线gtl8中相应之一。栅极线gtl1至栅极线gtl8可以对应于字线，并且栅极线gtl1至栅极线gtl8中的一些可以对应于虚拟字线。接地选择晶体管gst中的每一者可以连接到接地选择线gsl1、接地选择线gsl2和接地选择线gsl3中相应之一。串选择晶体管sst的每一者可以连接到位线bl1、位线bl2和位线bl3中相应之一，并且接地选择晶体管gst可以连接到公共源极线csl。
78.同一电平的字线(例如，wl1)可以共同连接，并且接地选择线gsl1、接地选择线gsl2和接地选择线gsl3以及串选择线ssl1、串选择线ssl2和串选择线ssl3可以单独地分开。在图4中，存储器块blki被示为连接到八条栅极线gtl1至栅极线gtl8和三条位线bl1、位线bl2和位线bl3，但是本发明构思不限于此。
79.图5是在一个示例中进一步示出包括可由图1的ufs设备控制器210和ufs主机控制器110识别的存储区域的nvm存储装置220的配置的框图。
80.参考图1和图5，nvm存储装置220的存储区域可以包括正常存储器区域220a、增强存储器区域220b和清除区域220c。也就是说，ufs设备控制器210和ufs主机控制器110可以控制(例如，划分、指定、逻辑分区、扩展、合并等)和识别(例如，寻址、访问、保存等)nvm存储装置220的各种存储区域(例如，正常存储器区域220a、增强存储器区域220b和清除区域220c)。在这点上，在一些实施例中，正常存储器区域220a、增强存储器区域220b和清除区域220c可以是各自的物理分离区域和/或逻辑(或非物理)指定区域。
81.在一些实施例中，正常存储器区域220a、增强存储器区域220b和清除区域220c可以根据nvm存储装置220的不同存储单元221来定义。可选地，正常存储器区域220a、增强存储器区域220b和清除区域220c可以被定义在单个存储单元221内，或者被定义成跨多个存储单元221。
82.给定这种配置并且在这种背景下，增强存储器区域220b可以是能够比相对于正常存储器区域220a执行的数据访问操作更快地执行数据访问操作(例如，读取和写入操作)的区域。因此，在一些实施例中，增强存储器区域220b可以包括slc，而正常存储器区域220a可以包括mlc。可选地，在一些实施例中，增强存储器区域220b可以包括qlc，而正常存储器区域220a可以包括slc和/或mlc。
83.清除区域220c可以是由ufs设备控制器210和/或ufs主机控制器110管理的区域，以有效地执行清除操作。
84.也就是说，ufs设备控制器210和/或ufs主机控制器110可以在清除区域220c中存储计划要清除的数据(以下称为“清除数据”)。这里，清除数据可以是在存储器系统1的常规操作期间应该定期删除的数据。
85.例如，在从正常存储器区域220a或增强存储器区域220b读取数据期间使用的某些键值(例如，加密或解密的键值)应该被连续更新。因此，仍然存储在nvm存储装置220中的先前使用但不再有效的键值(以下称为“旧键值”)应该被擦除，以保护存储器系统1免受安全攻击。因此，这种旧键值应该被周期性地擦除(即，物理地删除)。在一些实施例中，旧键值可以作为清除数据存储在清除区域220c中，使得可以根据特定命令或根据定义的周期对清除区域220c执行清除操作。
86.这里，已经描述了旧键值的示例，但是本领域技术人员将认识到，许多类型的清除
数据容易受到本发明构思的实施例所提供的有效移除能力的影响。
87.在下文中，将参考图6、图7、图8、图9、图10、图11和图12(统称为“图6至图12”)更详细地描述示例性清除操作，其中图6是示出根据本发明构思的实施例的存储器系统支持的非易失性存储装置的存储器类型列表的图，图7是示出根据本发明构思的实施例的存储器系统支持的几何描述符的图，图8是示出根据本发明构思的实施例的清除操作的流程图，并且图9至图12是进一步示出图8的清除操作的各个图。
88.参考图6，为了有效地执行清除操作，应该定义对应于图2的清除区域220c的增强移除存储器类型，以达到存储器命令、存储器控制和存储器分配的目的。因此，图6是假设图1的存储器系统1使用ufs标准，已经将增强移除存储器类型添加到字段(例如，“wsupportedmemorytypes”)作为“07h”的示例。
89.参考图7，为了有效地执行清除操作，添加了指示可分配给清除区域220c的单元的最大数量的字段(例如，“denhancedremovalmaxnallocu”)和用于设置容量调整因子的另一个字段(例如，“wenhancedremovalcapadjfac”)。这里，指示可分配给清除区域220c的单元的最大数量的字段“denhancedremovalmaxnallocu”可以包括清除区域的大小信息，在该清除区域中，整个清除区域的清除操作可以在预定时间段(以下称为“清除时间”)内完成。也就是说，字段“denhancedremovalmaxnallocu”可以包括在清除操作期间可分配给清除区域220c的lu的最大数量，使得整个清除区域可以在清除时间期间被清除(删除)。在这点上，图7所示的示例示出了假设使用ufs标准将字段添加到几何描述符，但是本发明构思的实施例不限于此。
90.参考与示例性清除操作相关的图1、图5和图8，ufs主机控制器110从ufs设备控制器210请求关于清除区域220c的信息(s100)。
91.当ufs设备控制器210接收到该请求时，ufs设备控制器210将描述或涉及nvm存储装置220的清除区域220c的信息(以下全部或部分称为“清除信息”)传送给ufs主机控制器110(s110)。
92.在这种情况下，由ufs设备控制器210传送到ufs主机控制器110的清除信息可以包括上面参考图7描述的字段“denhancedremovalmaxnallocu”和“wenhancedremovalcapadjfac”。
93.接下来，ufs主机控制器110向ufs设备控制器210传送将用于lu lu0的分区p1分配给正常存储器区域220a的请求(s120)。在这种情况下，ufs主机控制器110可以向ufs设备控制器210传送例如包括如图6所示的存储器类型00h的查询。
94.响应于该查询，ufs设备控制器210可以将用于lu lu0的分区p1分配给如图9所示的正常存储器区域220a，并且可以向ufs主机控制器110响应分配完成(s130)。
95.接下来，ufs主机控制器110向ufs设备控制器210传送将用于lu lu1的分区p2分配给增强存储器区域220b的请求(s140)。在这种情况下，ufs主机控制器110可以向ufs设备控制器210传送例如包括如图6所示的存储器类型06h的查询。
96.响应于该查询，如图10所示，ufs设备控制器210可以将用于lu lu1的分区p2分配给增强存储器区域220b，并且可以向ufs主机控制器110响应分配完成(s150)。
97.接下来，ufs主机控制器110基于由ufs设备控制器210提供的清除信息(例如，在s110中提供的信息)，向ufs设备控制器210传送将用于lu lu2的分区p3分配给清除区域
220c的请求(s160)。
98.在这种情况下，ufs主机控制器110可以向ufs设备控制器210传送例如包括如图6所示的存储器类型07h的查询，并且ufs主机控制器110可以基于清除信息中包括的大小信息从ufs设备控制器210请求分区分配。
99.响应于该查询，ufs设备控制器210可以将用于lu lu2的分区p3分配给如图11所示的清除区域220c，并且可以向ufs主机控制器110响应分配完成(s170)。
100.接下来，ufs主机控制器110将由nvm存储装置220分配的要存储在分区p1、分区p2和分区p3中的相应数据传送给ufs设备控制器210(s180)。在这种情况下，旧键值可以存储在分配给清除区域220c的分区p3中，如同先前由ufs主机控制器110和/或ufs设备控制器210存储的。
101.当ufs设备控制器210从ufs主机控制器110接收数据时，ufs设备控制器210可以根据分配的分区p1、分区p2和分区p3选择性地存储接收的数据，然后向ufs主机控制器110响应数据存储完成(s190)。因此，旧键值(作为清除数据的一个示例)可以被适当地存储在nvm存储装置220的清除区域220c中。
102.接下来，ufs主机控制器110向ufs设备控制器210传送清除请求(s200)。
103.在一些实施例中，清除请求的这种传送可以包括指示要清除的nvm存储装置220的目标区域(例如，一个或多个“清除区域”)的目标信息。也就是说，参考图12，与清除请求相关联的“set flag opcode”字段可以从ufs主机控制器110被传送到ufs设备控制器210，该字段包括索引字段14和选择器字段15。这里，作为一个示例，选择器字段15可以指示要清除的目标区域的类型，并且索引字段14可以包括用于索引要清除的目标区域的信息。例如，当选择器字段15是01h时，这可以意味着要清除的目标区域是分配给清除区域220c的分区当中的由索引字段14索引的分区。也就是说，例如，当选择器字段15是01h并且索引字段14是03h时，它可以表示分配给清除区域220c的分区(例如，lu2)应该被清除。
104.可选地，当选择器字段15是02h时，这可能意味着要清除的目标区域是由nvm存储装置220的存储器区域220a至存储器区域220c当中的由索引字段14索引的存储器区域220a至存储器区域220c。也就是说，当选择器字段15是02h而索引字段14是07h时，这可能意味着应该清除整个清除区域220c。
105.可选地，包括在索引字段14中的比特可以包括要清除的目标区域的类型和用于索引要清除的目标区域的信息。也就是说，ufs主机控制器110可以仅使用索引字段14，而不使用选择器字段15，将要清除的目标区域的类型和用于索引要清除的目标区域的信息传送给ufs设备控制器210。在这种情况下，例如，索引字段14的比特当中的第一比特可以指示要清除的目标区域的类型，并且索引字段的比特当中的第二比特可以用于将目标索引到要清除的区域。
106.因此，根据本发明构思的实施例，从ufs主机控制器110接收清除请求的ufs设备控制器210可以执行清除操作。
107.也就是说，例如，当ufs主机控制器110请求对清除区域220c中的特定分区执行清除操作时，ufs设备控制器210可以检查查询命令的set flag opcode的字段中的选择器字段15和索引字段14，并且仅在指示的分区上选择性地执行清除操作。可选地，ufs设备控制器210可以仅检查查询命令的set flag opcode的字段中的索引字段14，并且仅在指示的分
区上选择性地执行清除操作。
108.当ufs主机控制器110请求对整个清除区域220c执行清除操作时，ufs设备控制器210可以检查查询命令的set flag opcode的字段中的选择器字段15和索引字段14，并对整个清除区域220c执行清除操作。可选地，ufs设备控制器210可以仅检查查询命令的set flag opcode的字段中的索引字段14，并对整个清除区域220c执行清除操作。
109.此后，ufs设备控制器210可以向ufs主机控制器110响应清除操作完成(s210)。
110.本发明构思的前述实施例及其相关修改是响应于对各种方法的需求而开发的，这些方法在常规环境中有效地(例如，快速地)仅清除(即，物理擦除)被用户认为敏感(或值得清除)的数据(例如，旧安全数据，诸如旧键值)，其中可用的清除接口使得这种快速清除不可能进行。这种结果通常因为在执行清除操作期间(或之前)必须重新检查逻辑到物理(l2p)的映射信息而出现。事实上，这种缓慢的清除操作和相关接口可能会使敏感数据更难物理擦除，从而导致安全问题。
111.在这种技术背景下，本发明构思的实施例解决了与有效地清除敏感数据相关的问题。在这点上，主机设备可以选择性地在分区中仅存储清除数据(例如，具有一个或多个清除特定属性的敏感数据)，并且此后请求(或调度)执行关于所存储的清除数据的清除操作。因此，可以以相对较高的速度和提高的效率执行清除操作。
112.本领域技术人员将会理解，在基本不脱离由所附权利要求限定的本发明构思的范围的情况下，可以对所示实施例进行许多变化和修改。