一种基于STDP学习规则的低功耗非对称性可调突触电路的制作方法

一种基于stdp学习规则的低功耗非对称性可调突触电路
技术领域
1.本发明属于集成电路设计领域，具体涉及一种基于stdp(spike-timing-dependent-plasticity)学习规则的低功耗非对称性可调突触电路。


背景技术：

2.在神经网络结构中，大量不同神经元的轴突末梢可以到达同一个神经元的树突并形成大量突触。突触作为神经元之间的连接，可以调节神经网络结构中任意两个神经元之间的连接强度，突触的连接强度也称为突触权重，突触权重越大代表两个神经元之间的连接强度越强，反之突触权重越小代表连接强度越弱。大脑中的学习可以理解为突触连接强度随时间的变化过程，这种能力称为突触可塑性(synaptic plasticity)。对于突触可塑性的模拟，目前广泛采用的学习规则是脉冲时间依赖可塑性(spike-timing dependent plasticity,stdp)学习规则，突触权重将根据神经元发放脉冲的时间差改变，突触前后脉冲发放的相对时序将导致不同的突触变化过程，并且突触权重变化的结果可表示为突触前后脉冲时间差的函数，称为学习窗口(learning window)。
3.在构建脉冲神经网络的过程中，搭建一个简单、可复用的突触电路是至关重要的一步。对于突触电路的实现，目前存在有忆阻器，但忆阻器种类多，每一种忆阻器都需要不同的制作方法且具有不同的行为，对于突触电路的特性实现缺乏统一性。之前本发明人提出了一种根据stdp学习规则设计的结构简单的突触电路，但对于突触电路学习窗口的实现只体现了固定形状，为增加生物可行性以及电路的可扩展性，本发明在前发明的基础上改进了突触电路，使突触电路权重变化更稳定，并实现了突触电路的非对称性可调学习窗口。


技术实现要素：

4.本发明旨在解决以上现有技术的问题。提出了一种将突触权重电荷存储在电容上，并基于stdp学习规则计算突触权重，且可实现非对称性可调的权重学习窗口的突触电路。本发明的技术方案如下：
5.一种基于stdp学习规则的低功耗非对称性可调突触电路，所述突触电路包括上下结构对称的两部分电路，即上半部分电路和下半部分电路，上下两部分电路均包括：控制开关、信号变化电路以及权重更新电路，控制开关用于接收连接突触电路的神经元电路输出的脉冲信号，信号变化电路用于将接收的脉冲信号转换成呈指数变化的模拟信号，权重更新电路用于在脉冲信号到来时将经信号变化电路转换后的电压信号转换成电流信号对电容c3进行充放电，从而将突触接收的突触后神经元与突触前神经元发射的脉冲时间差转换成突触权重的变化，其中上半部分电路的信号变化电路为信号衰减电路，下半部分电路的信号变化电路为信号增加电路，其中所述上半部分电路的信号衰减电路的输入端与pmos管m1的漏极相连接，信号衰减电路与权重更新电路通过控制开关相连接；其中所述下半部分电路的信号增加电路的输入端与pmos管m8相连接，信号增加电路与权重更新电路通过控制开关相连接；所述权重更新电路通过对电容c3进行充放电改变电容c3上存储的电荷，
从而改变突触权重电压值。
6.进一步的，所述上半部分电路包括：控制开关pmos管m1、nmos管m2、nmos管m3、nmos管m4、pmos管m5、pmos管m6、pmos管m7、电容c1；其中pmos管m1的源极连接外部偏置电压v
ap
，漏极连接到nmos管m2的漏极，栅极与突触前神经元发射的脉冲pre信号的反信号相连，nmos管m2的栅极与外部偏置信号v
leakp
相连，nmos管m2的源极与外部地线gnd相连，电容c1的一端与外部地线gnd相连，电容c1的另一端分别与pmos管m1、nmos管m2的漏极、控制开关的一端相连，控制开关的另一端与nmos管m3的漏极相连，nmos管m3的栅极与外部控制信号post的相反信号相连，nmos管m3的源极与外部地线gnd相连，nmos管m3的漏极与nmos管m4的栅极相连，nmos管m4的漏极分别与pmos管m5的漏极、pmos管m5的栅极、pmos管m6的栅极相连，nmos管m4的源极与外部地线gnd相连，pmos管m5的源极和pmos管m6的源极与外部电源vdd相连，pmos管m6的漏极与pmos管m7的源极相连。
7.进一步的，所述上半部分电路中控制开关由外部信号post控制、pmos管m1充当开关由外部信号pre的相反信号控制、nmos管m3和pmos管m7也充当开关由外部信号post的相反信号控制，所述下半部分电路中控制开关由外部信号pre控制、nmos管m9充当开关由外部信号post控制，pmos管m10和pmos管m14也充当开关由外部脉冲信号pre控制；其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号。
8.进一步的，所述上半部分电路的信号衰减电路由nmos管m2和电容c1构成，当外部脉冲信号pre到来，pmos管m1导通，电容c1充电至v
ap
，随着外部脉冲信号pre结束，电容c1通过nmos管m2放电，电容c1两端电压呈指数性衰减；控制开关用于将电容c1两端衰减至外部脉冲信号post到来时的电压传输给nmos管m4；nmos管m4与由pmos管m5和pmos管m6组成的电流镜电路构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过由pmos管m7充当的开关传输给电容c3，对电容c3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；nmos管m3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，nmos管m3将nmos管m4的栅极电压拉低至gnd，以避免没有信号控制时电路中存在的静态功耗。
9.进一步的，所述下半部分电路包括：控制开关pmos管m8、nmos管m9、pmos管m10、pmos管m11、nmos管m12、nmos管m13、pmos管m14、电容c2；其中pmos管m8的源极连接外部电源vdd，pmos管m8的栅极连接偏置电压v
leakn
，pmos管m8的漏极连接nmos管m9的漏极，nmos管m9的栅极与突触后神经元发射的脉冲post信号相连，nmos管m9的源极与外部偏置信号v
an
相连，电容c2的一端与外部地线gnd相连，电容c2的另一端分别与nmos管m9的漏极、控制开关的一端相连，控制开关的另一端与pmos管m10的漏极相连，pmos管m10的栅极与外部控制信号pre的相反信号相连，pmos管m10的源极与电源信号vdd相连，pmos管m10的漏极连接到pmos管m11的栅极，pmos管m11的源极与电源信号vdd相连，pmos管m11的漏极与nmos管m12的栅极、nmos管m12的漏极、nmos管m13的栅极相连，nmos管m12的源极和nmos管m13的源极与外部地线gnd相连，nmos管m13的漏极与pmos管m14的漏极相连。
10.进一步的，所述下半部分电路的信号增加电路由pmos管m8和电容c2构成，当外部脉冲信号post到来，nmos管m9导通，电容c2放电至v
an
，随着外部脉冲信号post结束，电容c2
通过pmos管m8充电，电容c2两端电压呈指数性增加；控制开关用于将电容c2两端增加至外部脉冲信号pre到来时的电压传输给pmos管m11；pmos管m11与由nmos管m12和nmos管m13组成的电流镜构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过pmos管m14传输给电容c3，对电容c3进行放电，以此实现当突触后脉冲信号post比突触前脉冲信号pre先到达突触电路时，突触权重减小的特性；pmos管m10由外部脉冲信号pre控制，当没有外部脉冲信号pre输入时，pmos管m10将pmos管m11的栅极电压拉高至vdd，以避免没有信号控制时电路中存在的静态功耗。
11.进一步的，所述突触电路中信号衰减电路的nmos管m2和pmos管m8用作泄露电阻,nmos管m2和pmos管m8工作在亚阈值区，以此实现电路的低功耗特性；电容c3用于存储电荷，其两端电压的改变表示突触权重的改变；通过调节外部偏置电压信号v
an
、v
ap
和v
leakn
、v
leakp
用于调整突触电路的stdp学习窗口的形状，其中偏置电压信号v
an
和v
ap
用于调整突触权重改变的最大值，v
leakn
和v
leakp
用于调整突触权重学习窗口的衰减时间常数。
12.进一步的，所述突触电路依据stdp学习规则实现，stdp学习规则对突触电路的可塑性进行研究，假设从突触前神经元i到突触后神经元j具有一个神经连接w
ij
，stdp学习机制表现为：如果在突触前神经元i发放的脉冲到达突触之后，突触后神经元j才产生响应并发放脉冲，则神经元之间的突触权值w
ij
会增强；如果突触后神经元j发放脉冲之后，突触前神经元i才传递脉冲，那么这个信息就有可能被忽略，神经元之间的突触权值w
ij
会减弱。
13.进一步的，所述突触权值w
ij
的变化依赖于突触前神经元i和突触后神经元j发放的脉冲序列，可分别表示为：
[0014][0015][0016]
式中，δ(t)为冲激函数、和分别代表突触前神经元i和突触后神经元j发射脉冲信号的时刻，si(t)和sj(t)代表突触前神经元i和突触后神经元j发射的脉冲序列，对于stdp学习规则，如果突触前神经元发放的脉冲在突触后神经元发放之前到达，则突触权重增强；反之，突触权重减弱，突触增强和减弱的权重值通常表示为函数：
[0017][0018]
式中，δw(s)表示突触权重变化值，s表示突触后脉冲信号与突触前脉冲信号的时间差。τ

和τ-分别表示时间常量，a

》0和a-》0分别表示突触变化的最大值，该函数也被称为突触的stdp学习窗口。
[0019]
本发明的优点及有益效果如下：
[0020]
本发明通过提供一种基于stdp学习规则的低功耗非对称性可调突触电路，突触信号变化电路采用rc电路实现生物突触接受神经元的脉冲信号后使脉冲信号呈指数性变化
的过程，配合控制开关将下一次脉冲到来时变化的电压值传递给权重更新电路；控制开关由突触前和突触后神经元发射的脉冲信号控制，配合突触信号变化电路将突触后和突触前神经元发射的脉冲信号之间的时间差转换成模拟信号；通过调整偏置电压v
ap
、v
an
和v
leakn
、v
leakp
可以调整突触权重的学习窗口形状，实现非对称性可调stdp学习窗口，使突触电路更具有适应性；权重更新电路采用共源放大器与电流镜结构将电压转换成电流对电容c3进行充放电，通过电容c3实现电荷的改变以及电荷的存储从而改变突触权重，电路还在权重更新电路前加入了mos管用于降低功耗，实现一个低功耗突触电路；而且该突触电路结构简单，晶体管数量少，可与模拟神经元电路相匹配。
附图说明
[0021]
图1是本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路原理图；
[0022]
图2为本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路在突触后与突触前神经元发射的脉冲时间差为正值时突触权重电压的瞬态仿真图；
[0023]
图3为本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路在突触后与突触前神经元发射的脉冲时间差为负值时突触权重电压的瞬态仿真图；
[0024]
图4为本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路突触权重变化的stdp学习窗口仿真图。
[0025]
图5为本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路突触权重学习窗口最大值变化仿真图。
[0026]
图6为本发明提供优选实施例的一种基于stdp学习规则的低功耗非对称性可调突触电路突触权重学习窗口时间常数变化仿真图。
具体实施方式
[0027]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
[0028]
本发明解决上述技术问题的技术方案是：
[0029]
本技术实施例中突触信号变化电路采用rc电路实现生物突触接受神经元的脉冲信号后使脉冲信号呈指数性变化的过程，配合控制开关将变化的电压值传递给权重更新电路；控制开关由突触前和突触后神经元发射的脉冲信号控制，配合突触信号变化电路将突触后和突触前神经元发射的脉冲信号之间的时间差转换成电压信号；通过调整偏置电压v
ap
、v
an
和v
leakn
、v
leakp
可以调整突触权重的学习窗口形状，实现非对称性可调stdp学习窗口，使突触电路更具有适应性；权重更新电路采用共源放大器与电流镜结构将电压转换成电流对电容c3进行充放电，通过电容c3实现电荷的改变以及电荷的存储从而改变突触权重，电路还在权重更新电路前加入了mos管用于降低功耗，实现一个低功耗突触电路；而且该突触电路结构简单，晶体管数量少，可与模拟神经元电路相匹配。
[0030]
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
[0031]
实施例
[0032]
一种基于stdp(spike-timing-dependent-plasticity)学习规则的低功耗非对称性可调突触电路，如图1所示，包括上下结构对称的两部分电路，每部分电路包括控制开关、信号变化电路以及权重更新电路。
[0033]
其中，所述上半部分电路的信号衰减电路的输入端与pmos管m1的漏极相连接，信号衰减电路与权重更新电路通过控制开关相连接；其中所述下半部分电路的信号增加电路的输入端与pmos管m8相连接，信号增加电路与权重更新电路通过控制开关相连接；所述权重更新电路通过对电容c3进行充放电改变电容c3上存储的电荷，从而改变突触权重电压值。
[0034]
作为一种优选的技术方案，如图1所示，所述上半部分电路包括：控制开关pmos管m1、nmos管m2、nmos管m3、nmos管m4、pmos管m5、pmos管m6、pmos管m7、电容c1；其中pmos管m1的源极连接外部偏置电压v
ap
，漏极连接到nmos管m2的漏极，栅极与pre信号的反信号相连，nmos管m2的栅极与外部偏置信号v
leakp
相连，nmos管m2的源极与外部地线gnd相连，电容c1的一端与外部地线gnd相连，电容c1的另一端分别与pmos管m1、nmos管m2的漏极、控制开关的一端相连，控制开关的另一端与nmos管m3的漏极相连，nmos管m3的栅极与外部控制信号post的相反信号相连，nmos管m3的源极与外部地线gnd相连，nmos管m3的漏极与nmos管m4的栅极相连，nmos管m4的漏极分别与pmos管m5的漏极、pmos管m5的栅极、pmos管m6的栅极相连，nmos管m4的源极与外部地线gnd相连，pmos管m5的源极和pmos管m6的源极与外部电源vdd相连，pmos管m6的漏极与pmos管m7的源极相连。
[0035]
所述下半部分电路包括：控制开关pmos管m8、nmos管m9、pmos管m10、pmos管m11、nmos管m12、nmos管m13、pmos管m14、电容c2；其中pmos管m8的源极连接外部电源vdd，pmos管m8的栅极连接偏置电压v
leakn
，pmos管m8的漏极连接nmos管m9的漏极，nmos管m9的栅极与外部信号post相连，nmos管m9的源极与外部偏置信号v
an
相连，电容c2的一端与外部地线gnd相连，电容c2的另一端分别与nmos管m9的漏极、控制开关的一端相连，控制开关的另一端与pmos管m10的漏极相连，pmos管m10的栅极与外部控制信号pre的相反信号相连，pmos管m10的源极与电源信号vdd相连，pmos管m10的漏极连接到pmos管m11的栅极，pmos管m11的源极与电源信号vdd相连，pmos管m11的漏极与nmos管m12的栅极、nmos管m12的漏极、nmos管m13的栅极相连，nmos管m12的源极和nmos管m13的源极与外部地线gnd相连，nmos管m13的漏极与pmos管m14的漏极相连。
[0036]
所述上半部分电路中控制开关由外部信号post控制、pmos管m1充当开关由外部信号pre的相反信号控制、nmos管m3和pmos管m7也充当开关由外部信号post的相反信号控制，所述下半部分电路中控制开关由外部信号pre控制、nmos管m9充当开关由外部信号post控制，pmos管m10和pmos管m14也充当开关由外部脉冲信号pre控制；其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号。
[0037]
所述上半部分电路的信号衰减电路由nmos管m2和电容c1构成，当外部脉冲信号pre到来，pmos管m1导通，电容c1充电至v
ap
，随着外部脉冲信号pre结束，电容c1通过nmos管m2放电，电容c1两端电压呈指数性衰减；控制开关用于将电容c1两端衰减至外部脉冲信号post到来时的电压传输给nmos管m4；nmos管m4与由pmos管m5和pmos管m6组成的电流镜电路构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过由
pmos管m7充当的开关传输给电容c3，对电容c3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；nmos管m3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，nmos管m3将nmos管m4的栅极电压拉低至gnd，以避免没有信号控制时电路中存在的静态功耗。
[0038]
所述下半部分电路的信号增加电路由pmos管m8和电容c2构成，当外部脉冲信号post到来，nmos管m9导通，电容c2放电至v
an
，随着外部脉冲信号post结束，电容c2通过pmos管m8充电，电容c2两端电压呈指数性增加；控制开关用于将电容c2两端增加至外部脉冲信号pre到来时的电压传输给pmos管m11；pmos管m11与由nmos管m12和nmos管m13组成的电流镜构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过pmos管m14传输给电容c3，对电容c3进行放电，以此实现当突触后脉冲信号post比突触前脉冲信号pre先到达突触电路时，突触权重减小的特性；pmos管m10由外部脉冲信号pre控制，当没有外部脉冲信号pre输入时，pmos管m10将pmos管m11的栅极电压拉高至vdd，以避免没有信号控制时电路中存在的静态功耗。
[0039]
所述突触电路中信号衰减电路的nmos管m2和pmos管m8用作泄露电阻,nmos管m2和pmos管m8工作在亚阈值区，以此实现电路的低功耗特性；电容c3用于存储电荷，其两端电压的改变表示突触权重的改变；通过调节外部偏置电压信号v
an
、v
ap
和v
leakn
、v
leakp
可以调整突触电路的stdp学习窗口的形状，其中偏置电压信号v
an
和v
ap
可以调整突触权重改变的最大值，v
leakn
和v
leakp
可以调整突触权重学习窗口的衰减时间常数。
[0040]
图2为本发明的基于stdp学习规则的低功耗非对称性可调突触电路在突触后与突触前神经元发射的脉冲时间差为正值时突触权重电压的瞬态仿真图，其中第一个窗口代表突触前神经元发射的脉冲序列，第二个窗口代表突触后神经元发射的脉冲序列，第三个窗口代表突触权重电压的变化曲线，横坐标为时间。仿真结果显示，突触后神经元发射的脉冲比突触前神经元发射的脉冲后到达突触，随着每一对脉冲对的到来，突触权重增加。
[0041]
图3为本发明的基于stdp学习规则的低功耗非对称性可调突触电路在突触后与突触前神经元发射的脉冲时间差为负值时突触权重电压的瞬态仿真图，其中第一个窗口代表突触前神经元发射的脉冲序列，第二个窗口代表突触后神经元发射的脉冲序列，第三个窗口代表突触权重电压的变化曲线，横坐标为时间。仿真结果显示，突触后神经元发射的脉冲比突触前神经元发射的脉冲先到达突触，随着每一对脉冲对的到来，突触权重减小。
[0042]
图4为本发明的基于stdp学习规则的低功耗非对称性可调突触电路突触权重电压变化的时间窗口仿真图，其中横坐标代表突触后神经元与突触前神经元发射脉冲的时间差，纵坐标表示突触权重电压改变值。仿真结果显示，当突触后神经元与突触前神经元发射脉冲的时间差为正值时，突触权重增加的值随时间差的增加而呈指数性衰减；当突触后神经元与突触前神经元发射脉冲的时间差为负值时，突触权重减小的值随时间差的增加而呈指数性衰减。
[0043]
图5为本发明的基于stdp学习规则的低功耗非对称性可调突触电路突触权重学习窗口最大值变化仿真图。图中有三条曲线，分别代表三个不同v
ap
值下突触权重增加的最大值变化及三个不同v
an
值下突触权重减小的最大值变化，表明通过调节偏置电压v
an
和v
ap
的值可以改变突触权重学习窗口的最大值。
[0044]
图6为本发明的基于stdp学习规则的低功耗非对称性可调突触电路突触权重学习
窗口时间常数变化仿真图。图中有三条曲线，分别代表三个不同v
leakp
值下突触权重增加值随信号时间差衰减的时间常数变化及三个不同v
leakn
值下突触权重减小值随信号时间差衰减的时间常数变化，表明通过调节偏置电压v
leakp
和v
leakn
的值可以改变突触权重学习窗口的时间常数。
[0045]
本技术的上述实施例中，一种基于stdp学习规则的低功耗非对称性可调突触电路，包括控制开关、信号变化电路以及权重更新电路。本技术实施例采用rc电路实现生物突触接受神经元的脉冲信号后使脉冲信号呈指数性变化的过程，配合控制开关将下一次脉冲到来时变化的电压值传递给权重更新电路，并配合突触信号变化电路将突触后和突触前神经元发射的脉冲信号之间的时间差转换成模拟信号；通过调整偏置电压v
ap
、v
an
和v
leakn
、v
leakp
可以调整突触权重的学习窗口形状，实现非对称性可调stdp学习窗口，使突触电路更具有适应性；权重更新电路采用共源放大器与电流镜结构将电压转换成电流对电容c3进行充放电，通过电容c3实现电荷的改变以及电荷的存储从而改变突触权重，电路还在权重更新电路前加入了mos管用于降低功耗，实现一个低功耗突触电路；而且该突触电路结构简单，晶体管数量少，可与模拟神经元电路相匹配。
[0046]
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
[0047]
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。