一种接触孔及DRAM的制造方法与流程

技术特征：
1.一种接触孔的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成器件层；在所述器件层上由下至上顺序形成底部硬掩模层、第二掩模层和第一掩模层；将所述第二掩模层形成为第一图案和第二图案组成的组合图案；将第二掩模层图案转移为侧墙图案，并去除第二掩模层图案；将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案；以及以所述底部硬掩模层图案为掩模刻蚀所述器件层以形成接触孔图案。2.根据权利要求1所述的接触孔的制造方法，其特征在于，将所述第二掩模层形成为第一图案和第二图案组成的组合图案进一步包括：利用第三掩模对所述第一掩模层进行第一图案化工艺，以形成第一掩模层图案，其中，所述第三掩模具有第一图案；在所述第一掩模层图案上方沉积第四掩模层；利用第五掩模对所述第四掩模层进行第二图案化工艺，以形成第四掩模层图案，其中，所述第四掩模具有所述第二图案；以及利用所述第一掩模层图案和所述第四掩模层图案对所述第二掩模层进行所述第一图案化工艺和所述第二图案化工艺，以将所述第二掩模层形成为具有所述组合图案的第二掩模层图案。3.根据权利要求1所述的接触孔的制造方法，其特征在于，将所述第二掩模层图案转移为侧墙图案，并去除第二掩模层图案进一步包括：在所述第二掩模层图案上沉积侧墙材料层；以及对所述侧墙材料层进行各向异性蚀刻，并去除所述第二掩模层图案，其中，所述侧墙为所述第一图案、所述第二图案和第三图案的蜂窝状侧墙。4.根据权利要求3所述的接触孔的制造方法，其特征在于，将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案进一步包括：以所述侧墙为掩模蚀刻所述底部硬掩模层，以形成所述蜂窝状底部硬掩模层图案，其中，所述第一图案、所述第二图案和所述第三图案彼此不重叠。5.根据权利要求2所述的接触孔的制造方法，其特征在于，所述第一掩模层、所述第二掩模层均包括碳掩模层和所述碳掩模层上方的氮氧化硅掩模层；以及所述第三掩模和所述第五掩模均包括碳掩模和所述碳掩模上方的氮氧化硅掩模。6.根据权利要求5所述的接触孔的制造方法，其特征在于，在对所述第一掩模层进行第一图案化工艺之后，对所述第二掩模层进行所述第一图案化工艺和第二图案化工艺之后，利用氧、氮、氢等离子蚀刻去除所述碳掩模层。7.根据权利要求6所述的接触孔的制造方法，其特征在于，所述碳掩模层的材料为有机材料，其中，所述有机材料包含非晶碳alc层或者旋涂有机硬掩模soh。8.根据权利要求3中的任一项所述的接触孔的制造方法，其特征在于，所述侧墙材料层的材料为硅、氧化硅、氮化硅、碳、氮化钛、或氮化钨。9.根据权利要求3或4所述的接触孔的制造方法，其特征在于，所述第一图案、所述第二
图案和所述第三图案均为位于正六边形的角部和中心处的多个圆柱形图案，所述第一图案、所述第二图案和所述第三图案相间排列并构成蜂窝状图案。10.一种dram的制造方法，其特征在于，包括根据权利要求1至11中的任一项所述步骤。11.根据权利要求10所述的dram的制造方法，其特征在于，所述器件层包括多个叠层，其中，每个叠层包括模氧化层和所述模氧化层上方的支撑层。12.根据权利要求11所述的dram的制造方法，其特征在于，还包括：以所述蜂窝状底部硬掩模层图案为掩模对所述器件层进行蚀刻，以形成多个蜂窝状的接触孔；在所述接触孔中形成电极材料层；通过干蚀刻工艺去除接触孔之外电极材料层以形成多个蜂窝状下电极；去除所述器件层的剩余材料而保留所述下电极，其中，所述接触孔为电容孔。

技术总结
本发明涉及一种接触孔及DRAM的制造方法，属于半导体技术领域，解决了现有光刻工艺的临界尺寸导致接触孔的相关尺寸被限制的问题。该制造方法包括：提供半导体衬底；在半导体衬底上形成器件层；在器件层上由下至上顺序形成底部硬掩模层、第二掩模层和第一掩模层；将第二掩模层形成为第一图案和第二图案组成的组合图案；将第二掩模层图案转移为侧墙图案，并去除第二掩模层图案；将侧墙图案转移到底部硬掩模层上以形成底部硬掩模层图案；以及以底部硬掩模层图案为掩模刻蚀器件层以形成接触孔图案。侧墙转移技术与淀积薄膜厚度相关，使侧墙转移技术尺寸不受光刻条件限制。转移技术尺寸不受光刻条件限制。转移技术尺寸不受光刻条件限制。


技术研发人员：尹洪权 周娜 李俊杰
受保护的技术使用者：真芯(北京)半导体有限责任公司
技术研发日：2020.07.30
技术公布日：2022/2/24