一种兼容两种类型集线器芯片的PCB板的制作方法

一种兼容两种类型集线器芯片的pcb板
技术领域
1.本实用新型涉及电子电路技术领域，尤其涉及一种兼容两种类型集线器芯片的pcb板。


背景技术：

2.通用串行总线(usb，universal serial bus)是一种串口总线标准。usb 接口由于其具有的标准统一、可供便携式设备接入、以及可实现热插拔的特点，因而相比与传统的并、串行接口具有更大的优势，在硬件电路中得到了广泛的应用。
3.usb接口的迅速应用，也带来了硬件电路设计的压力。在一些场景下，客户需要较多的usb接口以实现丰富的功能，然而控制模块如cpu的原生usb接口是有限的，这时就会产生usb接口不够用的问题。在此背景下，集线器芯片(hubic)及集线器电路模块也得到了应用和发展，例如一种“一出八”类型的hub 芯片，可以将输入的上级usb信号通过八个次级usb接口输出(当然，信号传输方向也可以相反)，如此就可以扩展出更多的usb接口。
4.然而发明人在研究中发现，随着对集线器芯片需求的增加，也为硬件电路设计厂商的采购带来压力。在生产过程中，经常会遭遇所需求的集线器芯片发生短缺的情形，这时就会造成pcb板产品生产的停滞。
5.因此，需要针对现有技术的问题进行改进。


技术实现要素：

6.鉴于以上内容，有必要提供一种兼容两种类型集线器芯片的pcb板，相比于现有技术，可以在其板面上二选一地对兼容的两种类型集线器芯片之一进行贴片生产，这样在其中一种集线器芯片发生短缺时，可以使用另一种集线器芯片进行替代，从而降低硬件电路设计厂商的采购压力，尽可能避免生产停滞。
7.为解决上述技术问题，本实用新型提供一种兼容两种类型集线器芯片的pcb 板，包括：控制模块、用于为第一隔离电路中电子器件进行贴片的第一贴片区域、用于为第二隔离电路中电子器件进行贴片的第二贴片区域、用于为第一集线器电路模块中电子器件进行贴片的第三贴片区域、用于为第二集线器电路模块中电子器件进行贴片的第四贴片区域，以及时钟电路模块；
8.所述控制模块的一usb接口同时连接所述第一贴片区域和所述第二贴片区域中的导电引脚；所述第一贴片区域与所述第三贴片区域之间具有相互电连接的导电引脚；所述第二贴片区域与所述第四贴片区域之间具有相互电连接的导电引脚；
9.所述第三贴片区域中包括第一类型集线器芯片的焊盘；所述第四贴片区域中包括第二类型集线器芯片的焊盘；
10.所述时钟电路模块的时钟信号同时连接第一类型集线器芯片焊盘和第二类型集线器芯片焊盘的时钟信号引脚。
11.可选的，所述第一贴片区域和所述第三贴片区域设置在所述pcb板的一个板面上，
而所述第二贴片区域和所述第四贴片区域设置在所述pcb板的另一个相反的板面上。
12.可选的，所述第一贴片区域中贴片有第一隔离电路的电子器件，所述第三贴片区域中贴片有第一集线器电路模块的电子器件，而所述第二贴片区域和所述第四贴片区域悬空未贴片；或者
13.所述第二贴片区域中贴片有第二隔离电路的电子器件，所述第四贴片区域贴片有第二集线器电路模块的电子器件，而所述第一贴片区域和所述第三贴片区域悬空未贴片。
14.可选的，所述第一隔离电路、所述第二隔离电路均为电阻、电感、电容元件的组合。
15.可选的，所述第一集线器电路模块和所述第二集线器电路模块具有相同的次级usb接口。
16.可选的，所述第一集线器电路模块中的第一类型集线器芯片为gl850 hub 芯片。
17.可选的，所述第二集线器电路模块中的第二类型集线器芯片为fe1.1 hub 芯片。
18.可选的，所述时钟电路模块中包括晶振，所述晶振包括第一至第四引脚，第二和第四引脚接地，第一引脚和第三引脚作为时钟信号输出，所述第一引脚和所述第三引脚通过电阻相连。
19.可选的，所述第一引脚和所述第三引脚分别通过电容接地。
20.本实用新型实施例的技术方案的有益效果包括：
21.本实用新型实施例提供的兼容两种类型集线器芯片的pcb板，包括有控制模块、第一至第四贴片区域以及时钟电路模块，第一贴片区域可以贴片第一隔离电路，第二贴片区域可以贴片第二隔离电路，第三贴片区域可以贴片第一集线器电路模块，第四贴片区域可以贴片第二集线器电路模块，第一集线器电路模块中含有第一类型集线器芯片，第二集线器电路模块含有第二类型集线器芯片，时钟电路模块可以为第一集线器芯片和第二集线器芯片之一提供时钟信号，因此本技术相对现有技术，就可以有选择地进行贴片，在一种类型的集线器芯片发生短缺时，就可以利用另一类型的集线器芯片进行替代，从而可以降低硬件电路设计厂商的采购压力，尽可能避免生产停滞。
附图说明
22.图1为本实用新型一个实施例中提供的一种兼容两种类型集线器芯片的pcb 板的结构示意图；
23.图2a为本实用新型一个实施例中的第一隔离电路和第二隔离电路的电路原理图；
24.图2b为本实用新型一个实施例中的第一集线器电路模块的电路原理图；
25.图2c为本实用新型一个实施例中的第二集线器电路模块的电路原理图；
26.图2d为本实用新型一个实施例中的时钟电路模块的电路原理图。
27.本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
28.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
29.需要说明的是，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
30.在本实用新型实施例的描述中，需要理解的是，在本实用新型的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如a和/或b。可以表示：单独存在a，同时存在a和b，以及单独存在b这三种情况。
31.另外需要说明的是，当部件被称为“固定”或“设置”或“连接”另一个部件，它可以直接或者间接位于该另一个部件上。术语“上”、“下”、“外”、“远端”、“远离”等指示的方位或位置为基于附图所示的方位或位置，仅仅是为了便于描述，不能理解为对本技术方案的限制。
32.参见图1和图2a至图2d，在本实用新型的一个实施例中提供了一种兼容两种类型集线器芯片的pcb板的结构示意图。
33.具体的，在图1的实施例中，所提供的的pcb板100，包括：控制模块101、用于为第一隔离电路中电子器件进行贴片的第一贴片区域102、用于为第二隔离电路中电子器件进行贴片的第二贴片区域103、用于为第一集线器电路模块中电子器件进行贴片的第三贴片区域104、用于为第二集线器电路模块中电子器件进行贴片的第四贴片区域105，以及时钟电路模块106。
34.在电气连接关系上，所述控制模块101的一usb接口同时连接所述第一贴片区域102和所述第二贴片区域103中的导电引脚；所述第一贴片区域102与所述第三贴片区域104之间具有相互电连接的导电引脚；所述第二贴片区域103 与所述第四贴片区域105之间具有相互电连接的导电引脚。
35.在本实施例中，所述第三贴片区域104中包括第一类型集线器芯片的焊盘；所述第四贴片区域105中包括第二类型集线器芯片的焊盘。所述时钟电路模块 106的时钟信号同时连接第一类型集线器芯片焊盘和第二类型集线器芯片焊盘的时钟信号引脚。
36.进一步的，在本实用新型的一个实施例中，为了后续较好地进行信号隔离、信号传输线尽量长度一致，并满足对称设计的特征，可以将第一贴片区域102 和第二贴片区域103对称设置在pcb板100的两面，而第三贴片区域104和第四贴片区域105对称设置在pcb板100的两面，即所述第一贴片区域102和所述第三贴片区域104设置在所述pcb板100的一个板面上，而所述第二贴片区域103和所述第四贴片区域105设置在所述pcb板100的另一个相反的板面上。由此可知，图1仅作为本实用新型实施例的示意图，在一些实施例中，pcb板100的一个板面上无法同时看到第一至第四贴片区域。
37.在本实用新型的一些实施例中，可以有选择地对pcb板100进行贴片。有两种可选的方式：
38.第一种，所述第一贴片区域102中贴片有第一隔离电路的电子器件，所述第三贴片区域104中贴片有第一集线器电路模块的电子器件，而所述第二贴片区域103和所述第四贴片区域105悬空未贴片。此种情况下形成的电路的电气连接关系为：控制模块101连接第一
隔离电路，第一隔离电路连接第一集线器电路模块，第一集线器电路模块连接时钟电路模块106。
39.第二种，所述第二贴片区域103中贴片有第二隔离电路的电子器件，所述第四贴片区域105中贴片有第二集线器电路模块的电子器件，而所述第一贴片区域102和所述第三贴片区域104悬空未贴片。此种情况下形成的电路的电气连接关系为：控制模块101连接第二隔离电路，第二隔离电路连接第二集线器电路模块，第二集线器电路模块连接时钟电路模块106。
40.请一并参阅图2a至图2d，在本实用新型的一个实施例中说明电路设计的原理。
41.如图2a，usb2_host2_dp和usb2_host2_dm为控制模块中输出的usb信号 (例如可以但不限于是cpu提供的原生usb信号)。控制模块输出的usb信号通过第一隔离电路连接第一集线器电路模块，控制模块输出的usb信号通过第二隔离电路连接第二集线器电路模块。第一隔离电路和第二隔离电路可以是电阻、电容、电感元件的组合。本实施例中由于usb高速信号传输的特点，第一隔离电路和第二隔离电路选用电阻即可。其中，第一隔离电路包括电阻r90767 和r90770，第二隔离电路包括电阻r90768和r90769。控制模块输出的usb信号通过第一隔离电路输出gl_host3_dp和gl_host3_dm作为第一类型集线器芯片的usb信号输入。同理，控制模块输出的usb信号通过第二隔离电路输出 fe1_host3_dp和fe1_host3_dm作为第二类型集线器芯片的usb信号输入。
42.一般的，在本实用新型的实施例中，第一类型集线器芯片和第二类型集线器芯片具有相同的次级usb信号输出。在本实用新型实施例中仅以4组usb信号输出为例。例如，在本实用新型的一个实施例中，第一类型集线器芯片为gl850hub芯片，第二类型集线器芯片为fe1.1 hub芯片。
43.参阅图2b，为第一集线器电路模块的电路原理图，器件u2为gl850 hub芯片。u2的引脚1、2连接控制模块经过第一隔离电路而输出的usb信号，引脚3、 4、6、7、12、13、15、16总计可以输出4组次级usb信号。器件u2的引脚10 和11作为时钟信号输入。器件u2的其余引脚需接电源或地，或者经电阻拉高接电源，等等，在此就不再赘述。
44.参阅图2c，为第二集线器电路模块的电路原理图。其中，器件u21为fe1.1hub芯片。fe1.1 hub芯片也能实现将1组usb信号输入转变为4组次级usb信号输出(当然信号传输方向也可以相反)。
45.图2d为电路原理图中gl850 hub芯片和fe1.1 hub芯片共用的时钟电路模块。具体的，时钟电路模块中包括晶振x1，所述晶振x1包括第一至第四引脚，其中，第二和第四引脚接地，第一引脚和第三引脚作为时钟信号输出，所述第一引脚和所述第三引脚通过电阻相连。所述第一引脚和所述第三引脚分别通过电容接地。晶振x1可以是12mhz频率的晶振。
46.上述本实用新型实施例的技术方案的有益效果包括：
47.上述实施例提供的兼容两种类型集线器芯片的pcb板，包括有控制模块、第一至第四贴片区域以及时钟电路模块，第一贴片区域可以贴片第一隔离电路，第二贴片区域可以贴片第二隔离电路，第三贴片区域可以贴片第一集线器电路模块，第四贴片区域可以贴片第二集线器电路模块，第一集线器电路模块中含有第一类型集线器芯片，第二集线器电路模块含有第二类型集线器芯片，时钟电路模块可以为第一集线器芯片和第二集线器芯片之一提供时钟信号，因此本技术相对现有技术，就可以有选择地进行贴片，在一种类型的集线
器芯片发生短缺时，就可以利用另一类型的集线器芯片进行替代，从而可以降低硬件电路设计厂商的采购压力，尽可能避免生产停滞。
48.对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。
49.因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本实用新型内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。
50.此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称，而并不表示任何特定的顺序。
51.最后应说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或等同替换，而不脱离本实用新型技术方案的精神和范围。