集成电路IC、供电状态监测装置及方法与流程

集成电路ic、供电状态监测装置及方法
技术领域
1.本技术涉及计算机技术领域，特别是涉及一种集成电路ic、供电状态监测装置及方法。


背景技术：

2.随着科技日新月异的进步，在先进的服务器的应用上，主板上cpu、内存、mcu、pch等主要组件的瓦数需求越来越大，vr(voltageregulator module，电压调节模组)供电方案分得越来越细，相对于前几代的主板设计供电方案越来越多组；随着供电方案的组数增加，对外连接的脚位也越来越多，但mcu与cpld所连接的脚位并没有跟着增加，所以在设计的时候，会做一些取舍，将相对不重要的供电方案舍弃监测或控制。
3.目前在前期评估阶段，将所有供电方案的pg讯号尽量都与mcu的脚位对接，以达到监控pg讯号及供电方案是否健康的判断目的，但随着每一代新型的cpu进版都会将电源的需求越分越细，所需要的组数越来越多，目前mcu的脚位并未依此需求增加监控的脚位，所以在设计的方案上开始做取舍，依据电源的重要性排列，将没有系统时序要求的供电方案做舍弃，会造成这部分被舍弃监控的供电方案的pg讯号并未被监测到。但只要是电子零件都有可能会出问题的风险，若因为没有时序要求，而没有特别去监控被舍弃的供电方案，则mcu无法及时的判断是何处出现问题，造成服务器整台关机，可能会衍生更多问题。
4.目前由于mcu的脚位的限制，无法将所有供电方案的pg讯号全都连接至mcu本身，其影响就是无法监控所有供电方案是否健康的运行，只能选择监控较为重要的pg讯号，无法达到全面性的监控，若产生问题便无法及时的分析问题，得将整台机台停止运作后，才有办法可以分析问题，会制造额外的人力成本。


技术实现要素：

5.基于此，有必要针对上述技术问题，提供一种集成电路ic、供电状态监测装置及方法。
6.一方面，提供一种集成电路ic，用于监测多个供电模块，所述集成电路ic包括第一微处理器、第二微处理器、第一逻辑器件、第二逻辑器件、第三逻辑器件，其中所述第一微处理器的第一输入端接第一供电模块第一端，第一输出端接第一逻辑器件的第一输入端，所述第一微处理器的第二输入端接第二供电模块第一端，第二输出端接第一逻辑器件的第二输入端，所述第二微处理器的第一输入端接第三供电模块第一端，第一输出端接第二逻辑器件的第一输入端，所述第二微处理器的第二输入端接第四供电模块第一端，第二输出端接第二逻辑器件的第二输入端，第一逻辑器件的输出端和第二逻辑器件的输出端分别接第三逻辑器件的两个输入端。
7.在其中一个实施例中，所述逻辑器件为与门或乘法计算器。
8.在其中一个实施例中，所述第一微处理器的第三输入端接第一供电模块的第二端，所述第一微处理器的第四输入端接第二供电模块的第二端，所述第二微处理器的第三
输入端接第三供电模块的第二端，所述第二微处理器的第四输入端接第四供电模块的第二端。
9.在其中一个实施例中，集成电路ic还包括指示模块，所述指示模块包括多个指示单元，其中第一指示单元与第一微处理器的第一输出端连接，第二指示单元与第一微处理器的第二输出端连接，第三指示单元与第二微处理器的第一输出端连接，第四指示单元与第二微处理器的第二输出端连接。
10.另一方面，提供了一种供电状态监测装置，所述装置包括mcu以及集成电路ic，其中集成电路ic设置于在多个供电模块与mcu之间，第三逻辑器件的输出端接mcu。
11.在其中一个实施例中，所述供电模块的第一端为供电模块的pg端，供电模块的第二端为供电模块的供电端。
12.再一方面，提供了一种供电状态监测方法，集成电路ic对多个供电模块的pg信号进行采集；
13.集成电路ic输出采集结果信号至mcu，
14.mcu根据采集结果判断所述多个供电模块的供电状态是否异常。
15.在其中一个实施例中，当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块连接的微处理器的对应输出端输出低电平，当供电模块pg信号正常时，集成电路ic中的pg信号正常的供电模块连接的微处理器的对应输出端输出高电平。
16.在其中一个实施例中，集成电路ic对多个供电模块的供电端vdd信号进行采集；
17.当多个供电模块中出现未采集到vdd信号时，集成电路ic中与未采集到vdd信号的供电模块连接的微处理器的对应输出端输出高电平。
18.在其中一个实施例中，当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块的微处理器通过控制指示单元指示pg信号异常的供电模块。
19.上述集成电路ic、供电状态监测装置及方法，通过在供电方案(供电模块)与mcu之间添加一个集成电路ic，通过ic判断供电方案的供电状态是否正常，能够不受制于mcu监控脚位数量的限制，全面监控供电方案的供电状态，并能及时、准确地定位供电状态异常的供电方案，提高了机器维护效率，节省了人力成本。
附图说明
20.图1为一个实施例中供电状态监测装置的结构框图；
21.图2为一个实施例中供电状态监测方法的流程示意图；
22.图3为一个实施例中计算机设备的内部结构图。
具体实施方式
23.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
24.在一个实施例中，如图1所示，提供了一种供电状态监测装置的结构框图，其中虚
线框内为集成电路ic结构示意。在供电模块及mcu中添加一模块化的ic，其功能就是将各个供电模块的pg讯号做整合处理，还有加入逻辑电路将正确的输出讯号传送至mcu，其效益可以将pg讯号更加完善的整合，并且多做一级的滤波，可以有效过滤噪声，避免噪声造成mcu的误判。
25.集成电路ic包括第一微处理器、第二微处理器、第一逻辑器件、第二逻辑器件、第三逻辑器件，其中所述第一微处理器的第一输入端接第一供电模块第一端，第一输出端接第一逻辑器件的第一输入端，所述第一微处理器的第二输入端接第二供电模块第一端，第二输出端接第一逻辑器件的第二输入端，所述第二微处理器的第一输入端接第三供电模块第一端，第一输出端接第二逻辑器件的第一输入端，所述第二微处理器的第二输入端接第四供电模块第一端，第二输出端接第二逻辑器件的第二输入端，第一逻辑器件的输出端和第二逻辑器件的输出端分别接第三逻辑器件的两个输入端。
26.在一个实施例中，所述第一微处理器的第三输入端接第一供电模块的第二端，所述第一微处理器的第四输入端接第二供电模块的第二端，所述第二微处理器的第三输入端接第三供电模块的第二端，所述第二微处理器的第四输入端接第四供电模块的第二端。
27.在一个实施例中，集成电路ic还包括指示模块，所述指示模块包括多个指示单元，其中第一指示单元与第一微处理器的第一输出端连接，第二指示单元与第一微处理器的第二输出端连接，第三指示单元与第二微处理器的第一输出端连接，第四指示单元与第二微处理器的第二输出端连接。
28.具体的，如图1所示，集成电路ic包括微处理器1、微处理器2、逻辑器件1、逻辑器件2、逻辑器件3，微处理器1的输入端1接供电模块1的第一端1，输出端5接逻辑器件1的输入端1，所述微处理器1的输入端2接供电模块2的第一端，输出端6接逻辑器件1的输入端2，微处理器2的输入端1接供电模块3的第一端，输出端5接逻辑器件2的输入端1，微处理器2的输入端2接供电模块4的第一端，输出端6接逻辑器件2的输入端2，逻辑器件1的输出端3和逻辑器件2的输出端3分别接逻辑器件3的输入端1和2。微处理器的输入端3接供电模块1的vdd端2，微处理器的输入端4接供电模块2的vdd端2，微处理器2的输入端3接供电模块3的vdd端2，微处理器3的输入端4接供电模块4的vdd端2。
29.集成电路ic还包括指示模块，所述指示模块包括多个指示单元，其中第一指示单元与微处理器1的输出端5连接，第二指示单元与微处理器1的输出端6连接，第三指示单元与微处理器2的输出端5连接，第四指示单元与微处理器2的输出端6连接。
30.在一个实施例中，逻辑器件为与门或乘法计算器。信号输出逻辑如下表所示。
[0031][0032]
具体的ic内部有2颗微处理器以及一组逻辑线路，后将输出连接至mcu，于供电方案的pg讯号与以前的线路并没有太大的改变，但在进入ic内部的后就会开始判断总共有几组供电方案与此ic并联，微处理机会透过供电方案的vdd来判读，供电方案的vdd便是确定此供电方案是否有开机，所以可以透过这个机制来判断是否有连接供电方案，若无连接供电方案则直接将此判断为high讯号，这些都可以透过微处理器来处理，其详细内部程序设定能透过专业的ic设计人员，进行编译。
[0033]
透过ic内部的微处理器处理过后，会进入逻辑电路的计算，其详细计算已经在上表示过，此逻辑电路便是一个乘法的计算器，将所有的讯号乘在一起后连接至mcu，最后得到的结果为high讯号便是正常，指示灯亮绿灯，如果有问题则会为low讯号；若为low讯号，微处理器就会在额外发出讯号去给ic控制哪一組供电模块出问题就会亮红灯，以灯号显示，便能更直观且方便的知道是哪一組供电模块出现问题，直接去处理那一組供电模块，供電模块障碍排除后显示绿灯，代表正常。
[0034]
例如，4个供电模块都正常，则微处理器1输出给逻辑器件1的输入端1和输入端2均为1，则微处理器1的输出为1,并输入逻辑器件3的输入1；微处理器2输出给逻辑器件2的输入端1和输入端2均为1，则微处理器2的输出为1,并输入逻辑器件3的输入2，因为逻辑器件3的输入1和2均为1，所以逻辑器件3的输出为1，代表所有的供电方案正常。
[0035]
又例如，第3个供电模块有问题，其他3个供电模块正常，此时微处理器1输出给逻辑器件1的输入端1和输入端2均为1，微处理器1的输出为1,并输入逻辑器件3的输入1；微处理器2输出给逻辑器件2的输入端1为0，输出给逻辑器件2的输入端2为1，则微处理器2的输出为0,并输入逻辑器件3的输入端2，因为逻辑器件3的输入端1为0、输入端2为1，则逻辑器件3的输出为0，代表4种供电方案中有方案存在异常。
[0036]
那具体怎么知道是哪个供电方案有异常呢，因为所有的检测结果都存储了，所以再回过头去看哪个微处理器输出信号为0，例如刚才说微处理器2输出给逻辑器件2的输入
端1为0，那么说明是微处理器2管理的第3供电模块存在问题，指示与微处理器2输出端1对应的指示灯亮红灯。
[0037]
又例如，供电模块2未启用，其余3个供电模块都正常，因为供电模块2未启用，所以未采集到供电模块2的vdd信号，此时微处理器1将供电模块2对应的输出端2置为1，此外因为其余供电模块正常，则微处理器1输出给逻辑器件1的输入端1为1，则微处理器1的输出为1,并输入逻辑器件3的输入1；微处理器2输出给逻辑器件2的输入端1和输入端2均为1，则微处理器2的输出为1,并输入逻辑器件3的输入2，因为逻辑器件3的输入1和2均为1，所以逻辑器件3的输出为1，代表所有的供电方案正常。
[0038]
此外，基于限制空间，在线路设计上可以更加符合使用有水平的走线，因为供电方案的pg讯号本身瓦数并不大，所以可以将ic的大小更加优化，可以将此专利设计组件视为加强mcu组件
[0039]
在一个实施例中，提供了一种供电状态监测装置，供电状态监测装置包括mcu以及上述的集成电路ic，其中集成电路ic设置于在多个供电模块与mcu之间，第三逻辑器件的输出端接mcu。
[0040]
在一个实施例中，所述供电模块的第一端为供电模块的pg端1，供电模块的第二端为供电模块的供电端vdd。
[0041]
在一个实施例中，如图2所示，提供了一种供电状态监测方法，其步骤的实施基于上述的供电状态监测装装置。方法包括：
[0042]
步骤s1,集成电路ic对多个供电模块的pg信号进行采集；
[0043]
步骤s2,集成电路ic输出采集结果信号至mcu，
[0044]
步骤s3,mcu根据采集结果判断所述多个供电模块的供电状态是否异常。
[0045]
在一个实施例中，当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块连接的微处理器的对应输出端输出低电平，当供电模块pg信号正常时，集成电路ic中的pg信号正常的供电模块连接的微处理器的对应输出端输出高电平。
[0046]
在一个实施例中，步骤s1还包括：
[0047]
步骤集成电路ic对多个供电模块的供电端vdd信号进行采集；
[0048]
当多个供电模块中出现未采集到vdd信号时，集成电路ic中与未采集到vdd信号的供电模块连接的微处理器的对应输出端输出高电平。
[0049]
在一个实施例中，方法还包括：
[0050]
步骤s4,当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块的微处理器通过控制指示单元指示pg信号异常的供电模块。
[0051]
通过将集成电路ic加入于供电方案与mcu之间，其中的微处理机最多可以将4组供电方案整合于在一起，将供电方案的vdd拉入ic内部用来判断总共将几组供电方案，避免因为空接所造成ic误判的问题，处理完误判的机制后，再将讯号连接至逻辑线路，并依造逻辑产生对应的high/low讯号，最后连接至mcu；若真的发生问题，可以透过ic内部的微处理机，记录至ic内部的内存并且传送纪录给mcu以达到监控之功能；其概念就是mcu脚位不够的限制之下，由外部的ic做到整合的效用，并不需要在等到mcu改版后，才能做到全面的监控，且过去所编译的程序不需要再有所更新，避免软件开发人员的负担。
[0052]
应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0053]
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图3所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种供电状态监测方法方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
[0054]
本领域技术人员可以理解，图3中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
[0055]
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
[0056]
集成电路ic对多个供电模块的pg信号进行采集；
[0057]
集成电路ic输出采集结果信号至mcu，
[0058]
mcu根据采集结果判断所述多个供电模块的供电状态是否异常。
[0059]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
[0060]
当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块连接的微处理器的对应输出端输出低电平，当供电模块pg信号正常时，集成电路ic中的pg信号正常的供电模块连接的微处理器的对应输出端输出高电平。
[0061]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
[0062]
集成电路ic对多个供电模块的供电端vdd信号进行采集；
[0063]
当多个供电模块中出现未采集到vdd信号时，集成电路ic中与未采集到vdd信号的供电模块连接的微处理器的对应输出端输出高电平。
[0064]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
[0065]
当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块的微处理器通过控制指示单元指示pg信号异常的供电模块。
[0066]
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
[0067]
集成电路ic对多个供电模块的pg信号进行采集；
[0068]
集成电路ic输出采集结果信号至mcu，
[0069]
mcu根据采集结果判断所述多个供电模块的供电状态是否异常。
[0070]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
[0071]
当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块连接的微处理器的对应输出端输出低电平，当供电模块pg信号正常时，集成电路ic中的pg信号正常的供电模块连接的微处理器的对应输出端输出高电平。
[0072]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
[0073]
集成电路ic对多个供电模块的供电端vdd信号进行采集；
[0074]
当多个供电模块中出现未采集到vdd信号时，集成电路ic中与未采集到vdd信号的供电模块连接的微处理器的对应输出端输出高电平。
[0075]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
[0076]
当多个供电模块中存在pg信号异常的供电模块时，集成电路ic中与pg信号异常的供电模块的微处理器通过控制指示单元指示pg信号异常的供电模块。
[0077]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
[0078]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
[0079]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0080]
以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。