抓取处理器内部信号的系统及方法与流程

技术特征：
1.一种抓取处理器内部信号的系统，包括：主机接口；跨时钟域发送模块，耦接上述主机接口，用于从上述主机接口接收事务数据，上述主机接口与上述跨时钟域发送模块之间具有第一抓取线；以及信号抓取器，耦接上述第一抓取线，上述信号抓取器包含缓存器；其中，上述主机接口生成第一事务数据；当上述缓存器有空闲存储空间、且上述跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器从上述第一抓取线抓取上述第一事务数据，将上述第一事务数据打包为第一封包，并将上述第一封包保存在上述缓存器；以及当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述主机接口发送第一满信号，响应于上述第一满信号，上述主机接口暂停发送上述第一事务数据。2.如权利要求1所述的抓取处理器内部信号的系统，还包含：存储设备，耦接上述信号抓取器；其中，当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将存储在上述缓存器中之前保存的封包转储到上述存储设备，然后上述信号抓取器向上述主机接口发送第一非满信号，响应于上述第一非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包保存在上述缓存器。3.如权利要求1所述的抓取处理器内部信号的系统，其中，当上述跨时钟域发送模块没有空闲存储空间、而上述缓存器有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二满信号，响应于上述第二满信号，上述主机接口暂停发送上述第一事务数据。4.如权利要求3所述的抓取处理器内部信号的系统，其中，当上述跨时钟域发送模块变为有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二非满信号，响应于上述第二非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包存储到上述缓存器。5.如权利要求1所述的抓取处理器内部信号的系统，还包含：跨时钟域接收模块，耦接上述主机接口，用于向上述主机接口发送事务数据，上述主机接口与上述跨时钟域接收模块之间具有第二抓取线，其中上述信号抓取器耦接上述第二抓取线；以及其中，上述跨时钟域接收模块生成第二事务数据；当上述缓存器有空闲存储空间、且上述主机接口也有空闲存储空间时，上述跨时钟域接收模块发送上述第二事务数据给上述主机接口；上述信号抓取器从上述第二抓取线抓取上述第二事务数据，将上述第二事务数据打包为第二封包，并将上述第二封包保存在上述缓存器；以及
当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述跨时钟域接收模块发送第三满信号，响应于上述第三满信号，上述跨时钟域接收模块暂停发送上述第二事务数据。6.如权利要求5所述的抓取处理器内部信号的系统，还包含：存储设备，耦接上述信号抓取器；其中，当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将上述缓存器中、之前保存的封包转储到上述存储设备，然后上述信号抓取器向上述跨时钟域接收模块发送第三非满信号，响应于上述第三非满信号，上述跨时钟域接收模块发送上述第二事务数据，上述信号抓取器抓取上述第二事务数据，将上述第二事务数据打包为上述第二封包，并将上述第二封包保存在上述缓存器。7.如权利要求1所述的抓取处理器内部信号的系统，还包含：存储设备，耦接上述信号抓取器；其中，上述信号抓取器还包含：触发模块；以及信号保存模块，耦接上述触发模块；其中，在上述存储设备中设置基本地址及触发位置；上述信号保存模块从上述基本地址开始转储与从上述主机接口抓取到的事务数据所对应的封包；如果转储到上述触发位置时，上述信号保存模块还没接收到来自上述触发模块的触发信号，则上述信号保存模块从上述基本地址开始覆盖之前写入的封包。8.如权利要求7所述的抓取处理器内部信号的系统，其中：设置特定位置；当上述触发模块判断上述第一封包匹配上述特定位置时，向上述信号保存模块发送上述触发信号；以及响应于上述触发信号，上述信号保存模块从上述触发位置开始转储上述第一封包。9.如权利要求1所述的抓取处理器内部信号的系统，还包含：存储设备，耦接上述信号抓取器；其中，上述信号抓取器还包含：触发模块；以及信号保存模块，耦接上述触发模块；其中，设置特定位置；在上述存储设备中设置基本地址；上述信号保存模块从上述基本地址开始转储与从上述主机接口抓取到的事务数据所对应的封包；当上述触发模块判断上述第一封包匹配上述特定位置时，向上述信号保存模块发送触发信号；响应于上述触发信号，上述信号保存模块停止转储封包。10.如权利要求1所述的抓取处理器内部信号的系统，其中，上述主机接口、上述跨时钟域发送模块以及上述信号抓取器位于同一时钟域中。11.一种抓取处理器内部信号的方法，包括：主机接口生成第一事务数据；当信号抓取器的缓存器有空闲存储空间、且跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为第一封包，并将上述第一封包保存在上述缓存
器；以及当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述主机接口发送第一满信号，响应于上述第一满信号，上述主机接口暂停发送上述第一事务数据。12.如权利要求11所述的抓取处理器内部信号的方法，还包含：当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将存储在上述缓存器中之前保存的封包转储到存储设备，然后上述信号抓取器向上述主机接口发送第一非满信号，响应于上述第一非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包保存在上述缓存器。13.如权利要求11所述的抓取处理器内部信号的方法，还包含：当上述跨时钟域发送模块没有空闲存储空间、而上述缓存器有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二满信号，响应于上述第二满信号，上述主机接口暂停发送上述第一事务数据。14.如权利要求13所述的抓取处理器内部信号的方法，还包含：当上述跨时钟域发送模块变为有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二非满信号，响应于上述第二非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包存储到上述缓存器。15.如权利要求11所述的抓取处理器内部信号的方法，还包含：跨时钟域接收模块生成第二事务数据；当上述缓存器有空闲存储空间、且上述主机接口也有空闲存储空间时，上述跨时钟域接收模块发送上述第二事务数据给上述主机接口；上述信号抓取器抓取上述第二事务数据，将上述第二事务数据打包为第二封包，并将上述第二封包保存在上述缓存器；以及当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述跨时钟域接收模块发送第三满信号，响应于上述第三满信号，上述跨时钟域接收模块暂停发送上述第二事务数据。16.如权利要求15所述的抓取处理器内部信号的方法，还包含：当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将上述缓存器中、之前保存的封包转储到存储设备，然后上述信号抓取器向上述跨时钟域接收模块发送第三非满信号，响应于上述第三非满信号，上述跨时钟域接收模块发送上述第二事务数据，上述信号抓取器抓取上述第二事务数据，将上述第二事务数据打包为上述第二封包，并将上述第二封包保存在上述缓存器。17.如权利要求11所述的抓取处理器内部信号的方法，还包含：在存储设备中设置基本地址及触发位置；信号保存模块从上述基本地址开始转储与从上述主机接口抓取到的事务数据所对应的封包；如果转储到上述触发位置时，上述信号保存模块还没接收到来自触发模块的触发信号，则上述信号保存模块从上述基本地址开始覆盖之前写入的封包。18.如权利要求17所述的抓取处理器内部信号的方法，还包含：
设置特定位置；当上述触发模块判断上述第一封包匹配上述特定位置时，向上述信号保存模块发送上述触发信号；以及响应于上述触发信号，上述信号保存模块从上述触发位置开始转储上述第一封包。19.如权利要求11所述的抓取处理器内部信号的方法，还包含：设置特定位置；在存储设备中设置基本地址；信号保存模块从上述基本地址开始转储与从上述主机接口抓取到的事务数据所对应的封包；以及当上述触发模块判断上述第一封包匹配上述特定位置时，向上述信号保存模块发送触发信号；响应于上述触发信号，上述信号保存模块停止转储封包。20.如权利要求11所述的抓取处理器内部信号的方法，其中，上述主机接口、上述跨时钟域发送模块以及上述信号抓取器位于同一时钟域中。

技术总结
本公开提出一种抓取处理器内部信号的系统及方法，上述系统包括：一主机接口；一跨时钟域发送模块，耦接上述主机接口，用于从上述主机接口接收事务数据，上述主机接口与上述跨时钟域发送模块之间具有一第一抓取线；以及一信号抓取器，耦接上述第一抓取线，上述信号抓取器包含一缓存器；其中，上述主机接口生成一第一事务数据；当上述缓存器有空闲存储空间、且上述跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器从上述第一抓取线抓取上述第一事务数据，将上述第一事务数据打包为一第一封包，并将上述第一封包保存在上述缓存器。述缓存器。述缓存器。


技术研发人员：金海坤 柳磊
受保护的技术使用者：北京兆芯电子科技有限公司
技术研发日：2021.10.29
技术公布日：2022/2/6