数据存储装置及其操作方法与流程

数据存储装置及其操作方法
1.相关申请的交叉引用
2.本专利文件要求于2020年7月28日提交的申请号为10-2020-0094020的韩国专利申请的优先权和权益，该韩国专利申请通过引用整体并入本文。
技术领域
3.在本专利文件中公开的技术的各个实施例总体涉及一种电子装置，并且更特别地，涉及一种数据存储装置及其操作方法。


背景技术：

4.数据存储装置用于在主机的控制下存储数据。数据存储装置可以包括存储数据的存储器装置或存储器介质以及控制存储器装置的存储器控制器。存储器装置可以分类为易失性存储器装置和非易失性存储器装置。
5.易失性存储器装置仅可以在装置供电时保留数据，并且在断电时丢失数据。易失性存储器装置的示例可以包括静态随机存取存储器(sram)和动态随机存取存储器(dram)。
6.非易失性存储器装置即使在没有供电的情况下也可以保留所存储的数据，因此在断电时不会丢失数据。非易失性存储器装置的示例可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)和闪速存储器。


技术实现要素：

7.本公开的技术的实施例涉及一种可以通过在不需要用于对虚拟数据和写入数据进行区分的逻辑的情况下执行读取操作来提高读取操作的速度的数据存储装置。
8.本公开的技术的实施例可以提供一种数据存储装置。该数据存储装置可以包括：存储器装置，包括多个第一数据区域以及临时数据区域，每个第一数据区域和临时数据区域包括被构造成存储数据的存储器单元；缓冲存储器，联接到存储器装置并且被配置成在将从主机接收的数据写入多个第一数据区域或临时数据区域之前临时存储该数据；以及存储器控制器，被配置成从主机接收用于写入数据的第一写入请求和连续逻辑地址，并且在发生需要将数据写入存储器装置的触发事件时，根据数据的大小是否小于预设的参考大小，将数据写入临时数据区域或基于第一写入请求中包括的第一数据区域信息而选择的第一数据区域。
9.本公开的技术的实施例可以提供一种数据存储装置。该数据存储装置可以包括：存储器装置，包括顺序数据区域和临时数据区域，每个顺序数据区域和临时数据区域包括被构造成存储数据的多个存储器单元；缓冲存储器，联接到存储器装置并且被配置成在将从主机接收的数据写入多个顺序数据区域或临时数据区域之前临时存储该数据；以及存储器控制器，被配置成从主机接收用于写入数据的写入请求和连续逻辑地址，并且在发生需要将数据写入存储器装置的触发事件时，将数据写入临时数据区域，其中该数据的大小小于与通过存储器装置执行的一次编程操作而被存储在存储器装置中的数据的大小相对应
的编程单位的大小。
10.本公开的技术的实施例可以提供一种操作存储器控制器的方法，该存储器控制器控制包括多个顺序数据区域以及临时数据区域的存储器装置。该方法包括：从主机接收与多个顺序数据区域之中的任意一个顺序数据区域相对应的数据、包括连续逻辑地址的逻辑地址组以及写入请求；并且控制存储器装置，使得根据数据的大小是否小于预设的参考大小，将数据存储到顺序数据区域和临时数据区域中的任意一个中。
附图说明
11.图1是示出基于本公开的技术的实施例的存储系统的示图。
12.图2是示出基于本公开的技术的实施例的存储器装置的示图。
13.图3是示出基于本公开的技术的实施例的存储器区域的示图。
14.图4至图6是示出基于本公开的技术的实施例的映射表的示图。
15.图7示出将大小小于参考大小的写入数据存储到缓冲存储器中的示例。
16.图8示出将大小小于参考大小的写入数据存储到顺序数据区域中的示例。
17.图9示出将大小小于参考大小的写入数据存储到临时数据区域中的示例。
18.图10示出将临时数据区域中存储的写入数据加载到缓冲存储器中的示例。
19.图11示出将大小对应于参考大小的写入数据存储到顺序数据区域中的示例。
20.图12是示出基于本公开的技术的实施例的操作数据存储装置的方法的流程图。
21.图13是示出基于本公开的技术的实施例的存储器控制器的示图。
22.图14是示出应用了基于本公开的技术的实施例的数据存储装置的存储卡系统的框图。
23.图15是示出包括基于本公开的技术的实施例实施的数据存储装置的固态驱动器(ssd)系统的框图。
24.图16是示出包括基于本公开的技术的实施例实施的数据存储装置的用户系统的框图。
具体实施方式
25.本专利文件中公开的技术可以在一些实施例中实施，以提供除了其它特征和益处之外可以通过在不需要对已写入或待写入存储器装置的写入数据和插入存储器装置的空存储器空间的特定专用数据或虚拟数据进行区分的情况下执行读取操作来提高读取操作的速度的数据存储装置及其操作方法。
26.图1是示出基于本公开的技术的实施例的存储系统的示图。
27.参照图1，存储系统可以被实施为个人计算机(pc)、数据中心、企业数据存储系统、包括直连式存储装置(das)的数据处理系统、包括存储区域网络(san)的数据处理系统、或包括网络接入存储装置(nas)的数据处理系统。
28.存储系统可以包括数据存储装置1000和主机400。
29.数据存储装置1000可以响应于从诸如移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板pc、或车载式信息娱乐系统的主机400接收的请求而存储数据。
30.数据存储装置1000可以以兼容于与主机400通信的主机接口的各种类型的数据存储装置中的任意一种来实施。数据存储装置1000的示例可以包括固态驱动器(ssd)，诸如mmc、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)或微型mmc的多媒体卡，诸如sd、迷你sd或微型sd的安全数字卡，通用串行总线(usb)数据存储装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡型数据存储装置，外围组件互连(pci)卡型数据存储装置，高速pci(pci-e)卡型数据存储装置，紧凑型闪存(cf)卡，智能媒体卡和记忆棒。
31.例如，数据存储装置1000的封装类型可以包括堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。
32.数据存储装置1000可以包括存储器装置100、存储器控制器200和缓冲存储器300。
33.存储器装置100可以被配置成响应于存储器控制器200的命令和指令而操作，从而存储数据。在一些实施方案中，存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问由该地址从存储器单元(未示出)之中选择的存储器单元。存储器装置100可以对由该地址选择的存储器单元执行由该命令指示的操作。
34.该命令可以是例如编程命令、读取命令或擦除命令，并且由该命令指示的操作可以是例如编程操作(或写入操作)、读取操作或擦除操作。
35.存储器装置100可以执行编程操作。例如，在接收到编程命令、地址和数据时，存储器装置100可以将数据写入由该地址选择的存储器单元。在本专利文件中，将待写入所选择的存储器单元的数据被称为“写入数据”。
36.另外，存储器装置100可以执行读取操作。例如，在接收到读取命令和地址时，存储器装置100可以从存储器单元阵列(未示出)中的由该地址选择的区域中读取数据。在本专利文件中，从存储器装置100的所选择的区域读取的数据或待读取的数据被称为“读取数据”。
37.此外，存储器装置100可以执行擦除操作。例如，在接收到擦除命令和地址时，存储器装置100可以擦除由该地址选择的区域中存储的数据。
38.在实施例中，存储器装置100可以被实施为：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器装置、电阻式ram(rram)、相变存储器(pram)、磁阻ram(mram)、铁电ram(fram)或自旋转移扭矩ram(stt-ram)。
39.在一些实施方案中，存储器装置100可以是nand闪速存储器。
40.在存储器控制器200的控制下，存储器装置100可以存储写入数据，或者可以读取所存储的数据并且将读取数据提供到存储器控制器200。
41.存储器装置100可以包括一个或多个平面，并且每个平面可以包括存储器单元阵列，该存储器单元阵列包括被配置成存储写入数据的多个存储器单元。
42.存储器单元阵列可以包括多个第一数据区域(在本专利文件中也称为“顺序数据区域”)111、临时数据区域112和元数据区域113。
43.顺序数据区域111可以是出于基于由主机400提供的逻辑地址组来处置写入数据的目的而定义的逻辑区域。在顺序数据区域111中，可以存储大小对应于预设的参考大小的
写入数据。
44.每个顺序数据区域111可以对应于至少一个逻辑地址组。在一些实施方案中，多个顺序数据区域111可以被映射到多个逻辑地址组。逻辑地址组中的每一个可以是包括待由主机400提供的逻辑地址之中的连续逻辑地址的组。此处，连续逻辑地址可以是编号连续排列的逻辑地址。例如，逻辑地址1和2可以是连续逻辑地址，并且逻辑地址7、8和9也可以是连续逻辑地址。本文件中讨论的连续逻辑地址的特定编号仅作为示例提供。
45.可以将多个存储块(未示出)分配给每个顺序数据区域111。存储块可以是擦除操作的最小单位。
46.每个存储块可以包括多个页面(未示出)。每个页面可以是编程操作和读取操作的最小单位。
47.临时数据区域112可以是存储大小小于预设的参考大小的写入数据的区域。临时数据区域112可以包括多个存储块。
48.元数据区域113可以是被分配用以存储由主机400提供的写入数据的元数据的存储器区域。元数据区域113可以是被分配用以存储顺序数据区域111中存储的数据的映射数据的区域。在一些实施方案中，元数据区域113可以是被分配用以存储临时数据区域112中存储的数据的映射数据的区域。元数据区域113可以包括多个存储块。
49.映射数据可以用于在连续逻辑地址与顺序数据区域111之间进行映射。在一些实施方案中，映射数据可以用于在逻辑地址与分配给顺序数据区域111的存储块的物理地址之间进行映射。在一些实施方案中，映射数据可以是指示连续逻辑地址与临时数据区域112中包括的页面的物理地址之间的映射关系的数据。
50.存储器控制器200可以控制数据存储装置1000的全部操作。
51.当将电力供应到数据存储装置1000时，存储器控制器200可以运行固件(fw)。当存储器装置100是闪速存储器装置时，该固件可以包括主机接口层、闪存转换层和闪存接口层。
52.主机接口层可以控制主机400与存储器控制器200之间的操作。
53.闪存转换层可以通过将从主机400提供的逻辑地址转换成物理地址来执行逻辑地址到物理地址的映射。对于该操作，存储器控制器200可以存储指示逻辑地址与物理地址之间的相应关系的映射数据。
54.闪存接口层可以提供存储器控制器200与存储器装置100之间的通信接口。
55.存储器控制器200可以分别响应于来自主机400的写入请求、读取请求和擦除请求而控制存储器装置100的诸如编程操作、读取操作和擦除操作的操作。
56.在编程操作期间，存储器控制器200可以将编程命令、物理地址和写入数据提供到存储器装置100。
57.在读取操作期间，存储器控制器200可以将读取命令和物理地址提供到存储器装置100。
58.在擦除操作期间，存储器控制器200可以将擦除命令和物理地址提供到存储器装置100。
59.存储器控制器200可以自主地生成命令、地址和数据，而不考虑从主机400提供的请求。存储器控制器200可以将自主地生成的命令、地址和数据传输到存储器装置100。
60.例如，存储器控制器200可以生成为执行后台操作所需的命令、地址和数据。进一步地，存储器控制器200可以将命令、地址和数据传输到存储器装置100。
61.后台操作可以是损耗均衡操作、读取回收操作和垃圾收集操作中的至少一种。
62.损耗均衡操作可以是存储对存储块执行的擦除操作的次数并且将数据编程到擦除操作的次数最小的存储块的操作。
63.读取回收操作可以是在存储块中存储的数据中发生不可校正的错误之前将该存储块中存储的数据移动到另一存储块的操作。
64.垃圾收集操作可以是将存储块之中的坏块中包括的有效数据复制到空闲块并且擦除该坏块中包括的无效数据的操作。
65.存储器控制器200可以控制两个或更多个存储器装置100。在这种情况下，存储器控制器200可以根据交错方案来控制存储器装置100，以提高操作性能。
66.交错方案可以是用于控制存储器装置100使得两个或更多个存储器装置100的操作彼此重叠的方案。在实施例中，存储器控制器200可以从主机400接收写入数据、与写入数据相对应的写入请求以及连续逻辑地址。存储器控制器200可以控制存储器装置100，使得在发生需要将写入数据存储到存储器装置100中的触发事件时，根据写入数据的大小是否小于预设的参考大小，将写入数据存储到顺序数据区域111和临时数据区域112中的任意一个中。此处，顺序数据区域111可以是多个顺序数据区域之中与写入请求中包含的顺序数据区域信息相对应的顺序数据区域。
67.顺序数据区域111可以被称为“分区”。基于从主机400接收的请求，顺序数据区域111可以具有开放状态和关闭状态。
68.例如，主机400可以将请求开放顺序数据区域111的管理命令(或分区开放请求)提供到数据存储装置1000，并且存储器控制器200可以响应于该管理命令而开放相应的顺序数据区域。此处，分区开放请求可以指示用于生成针对与顺序数据区域相对应的逻辑地址组的映射表的请求，并且开放顺序数据区域可以指示生成针对与顺序数据区域相对应的逻辑地址组的映射表。在本专利文件中，请求开放顺序数据区域111的管理命令和分区开放请求可以用于指示相同的指令或操作。
69.例如，主机400可以将请求关闭顺序数据区域的管理命令(或分区关闭请求)提供到数据存储装置1000，并且存储器控制器200可以响应于该管理命令而将顺序数据区域的状态改变为关闭状态。此处，分区关闭请求可以是指示在输入针对顺序数据区域的分区开放请求之前将不作出针对相应的顺序数据区域的写入请求的请求。关闭顺序数据区域可以指示以下情况：在针对顺序数据区域的分区开放请求被输入到数据存储装置1000之前，将不会对该相应的顺序数据区域执行写入操作。在本专利文件中，请求关闭顺序数据区域111的管理命令和分区关闭请求可以用于指示相同的指令或操作。
70.在一些实施方案中，存储器控制器200可以将由缓冲存储器300临时保持的数据移动到非易失性存储器(例如，存储器装置100)，以在发生触发事件时实现持久性。在示例中，触发事件可能是导致数据存储装置1000的电力供应中断的突然断电。在另一示例中，触发事件可以是由数据存储装置1000从主机400接收到清除请求。此处，清除请求可以是将缓冲存储器300中存储的写入数据传送到存储器装置100的指令。作为另一示例，触发事件可以是由数据存储装置1000从主机400接收到分区关闭请求。
71.在一些实施方案中，数据存储装置1000可以包括易失性缓冲器(例如，缓冲存储器300)，以在数据写入到非易失性存储器装置之前保持该数据。然而，采用易失性缓冲器可以是因断电导致数据丢失的原因中的一种。清除请求(或清除命令)可以用于通过强行使所有未决的写入数据从易失性存储器装置进入非易失性存储器装置(例如，存储器装置100)来解决该问题，从而确保数据的持久性和准确性。
72.缓冲存储器300可以临时存储由主机400提供的数据。在一些实施方案中，缓冲存储器300可以临时存储从存储器装置100提供的数据。对于该操作，缓冲存储器300可以包括顺序缓冲器。
73.在实施例中，存储器控制器200可以将从主机400提供的写入数据存储到顺序缓冲器之中与写入数据的逻辑地址相对应的顺序缓冲器中。存储器控制器200可以控制存储器装置100，使得写入数据被基于预设的参考大小而存储到多个顺序数据区域之中与该顺序缓冲器相对应的顺序数据区域中。
74.缓冲存储器300可以存储包括指示逻辑地址与物理地址之间的对应关系的映射数据的映射表。在一些实施方案中，缓冲存储器300可以包括用于存储多个映射表的映射缓冲器(未示出)。
75.如图1所示，缓冲存储器300可以存在于存储器控制器200的外部。在一些实施方案中，尽管在附图中未示出，但是缓冲存储器300可以被包括在存储器控制器200中。
76.在实施例中，存储器装置300可以被实施为以下中的任意一种：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、电阻式ram(rram)、相变存储器(pram)、磁阻ram(mram)、铁电ram(fram)或自旋转移扭矩ram(stt-ram)。
77.主机400可以通过接口(未示出)与数据存储装置1000通信。
78.接口的示例可以包括：串行高级技术附件(sata)接口、高速sata(satae)接口、串列小型计算机系统接口(sas)、高速外围组件互连(pcie)接口、高速非易失性存储器(nvme)接口、高级主机控制器接口(ahci)接口或多媒体卡接口。
79.主机400可以与数据存储装置1000通信，以将写入数据存储到数据存储器装置1000中或获取数据存储装置1000中存储的读取数据。
80.在实施例中，主机400可以向数据存储装置1000提供写入请求，请求数据存储装置1000存储写入数据。而且，主机400可以将写入请求、写入数据以及用于识别写入数据的逻辑地址提供到数据存储装置1000。
81.数据存储装置1000可以响应于从主机400提供的写入请求而将从主机400提供的写入数据存储到存储器装置100中，并且可以将指示存储完成的响应提供到主机400。
82.在实施例中，写入请求可以包含第一数据区域信息(在本专利文件中也被称为“顺序数据区域信息”)。
83.在实施例中，主机400可以将管理命令提供到数据存储装置1000。该管理命令可以是指示将待在编程操作期间写入数据的空闲块分配给与顺序数据区域信息相对应的顺序数据区域111的开放命令。在一些实施方案中，如下面将参照图8至图12讨论的，该管理命令可以是指示中断将空闲块分配给与顺序数据区域信息相对应的顺序数据区域111的关闭命
令。
84.在实施例中，主机400可以向数据存储装置100提供读取请求，请求将数据存储装置1000中存储的数据提供到主机400。而且，主机400可以将读取请求和读取地址提供到数据存储装置1000。
85.数据存储装置1000可以响应于从主机400提供的读取请求而从存储器装置100读取与从主机400提供的读取地址相对应的数据，并且可以将读取数据作为对读取请求的响应提供到主机400。
86.图2是示出基于本公开的技术的实施例的存储器装置的示图。
87.参照图1和图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
88.存储器单元阵列110可以包括多个存储块(未示出)。
89.局部线ll和位线bl1至bln(其中n是正整数)可以联接到存储块中的每一个。
90.局部线ll可以联接到存储块中的每一个。
91.尽管附图中未示出，但是局部线ll可以包括第一选择线、第二选择线以及布置在第一与第二选择线之间的多个字线。在本专利文件中，术语“线”用于指示总线(例如，控制总线、地址总线和数据总线等)以及可以承载电信号的任何类型的信号线与互连线。
92.尽管附图中未示出，但是局部线ll可以进一步包括布置在第一选择线与字线之间的附加线或虚拟线、布置在第二选择线与字线之间的附加线或虚拟线、以及管线。
93.位线bl1至bln可以共同联接到存储块。
94.存储块可以以二维(2d)或三维(3d)阵列结构来实施。
95.例如，具有2d结构的存储块中的存储器单元可以水平地布置在衬底上。
96.例如，具有3d结构的存储块中的存储器单元可以垂直地堆叠在衬底上。
97.外围电路120可以包括电压生成器121、行解码器122、页面缓冲器组123、列解码器124、输入/输出(i/o)电路125和感测电路126。
98.电压生成器121可以响应于操作信号op_cmd而生成编程操作、读取操作和擦除操作所需的各种操作电压vop。进一步地，电压生成器121可以响应于操作信号op_cmd而选择性地使局部线ll放电。例如，电压生成器121可以在控制逻辑130的控制下，生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
99.在实施例中，电压生成器121可以通过调节外部电源电压来生成内部电源电压。由电压生成器121生成的内部电源电压可以用作存储器装置100的操作电压。
100.在实施例中，电压生成器121可以使用外部电源电压或内部电源电压来生成多个电压。例如，电压生成器121可以包括接收内部电源电压的多个泵浦电容器，并且在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个电压。可以通过行解码器122将所生成的电压供应到存储器单元阵列110。
101.行解码器122可以响应于行地址radd而将操作电压vop传送到局部线ll。可以通过局部线ll将操作电压vop传送到所选择的存储块。
102.例如，在编程操作期间，行解码器122可以将编程电压施加到所选择的字线，并且将电平低于编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作期间，行解码器122可以将验证电压施加到所选择的字线，并且将高于验证电压的验证通过电压
施加到未选择的字线。
103.在读取操作期间，行解码器122可以将读取电压施加到所选择的字线，并且将高于读取电压的读取通过电压施加到未选择的字线。
104.在擦除操作期间，行解码器122可以基于经解码的地址选择一个存储块。在擦除操作期间，行解码器122可以将接地电压施加到联接到所选择的存储块的字线。
105.页面缓冲器组123可以包括第一至第n页面缓冲器pb1至pbn。第一至第n页面缓冲器pb1至pbn可以分别通过第一至第n位线bl1至bln联接到存储器单元阵列110。第一至第n页面缓冲器pb1至pbn可以在控制逻辑130的控制下操作。
106.详细地，第一至第n页面缓冲器pb1至pbn可以响应于页面缓冲器控制信号pbsignals而操作。例如，第一至第n页面缓冲器pb1至pbn可以临时存储通过第一至第n位线bl1至bln接收的数据，或者可以在读取操作或验证操作期间感测位线bl1至bln的电流或电压。
107.在编程操作期间，当将编程电压施加到所选择的字线时，第一至第n页面缓冲器pb1至pbn可以将通过列解码器124和输入/输出电路125接收的数据data通过第一至第n位线bl1至bln传送到所选择的存储器单元。基于所接收的数据data，对所选择的页面中的存储器单元进行编程。联接到施加有编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。联接到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。
108.在验证操作期间，第一至第n页面缓冲器pb1至pbn可以通过第一至第n位线bl1至bln从所选择的存储器单元感测所选择的存储器单元中存储的数据。
109.在读取操作期间，第一至第n页面缓冲器pb1至pbn可以通过第一至第n位线bl1至bln从所选择的页面的存储器单元中感测数据data，并且可以在列解码器124的控制下，将所感测的数据data输出到输入/输出电路125。
110.在擦除操作期间，第一至第n页面缓冲器pb1至pbn可以允许第一至第n位线bl1至bln浮置。
111.列解码器124可以响应于列地址cadd而在输入/输出电路125与页面缓冲器组123之间传送数据。例如，列解码器124可以通过数据线dl与第一至第n页面缓冲器pb1至pbn交换数据，或者可以通过列线cl与输入/输出电路125交换数据。
112.输入/输出电路125可以将从存储器控制器200接收的命令cmd和地址add传送到控制逻辑130，或者可以与列解码器124交换数据data。
113.在读取操作或验证操作期间，感测电路126可以响应于使能位信号vry_bit《#》生成参考电流，并且将从页面缓冲器组123接收的感测电压vpb与由参考电流生成的参考电压进行比较，并且输出通过信号pass或失败信号fail。
114.控制逻辑130可以响应于命令cmd和地址add而输出操作信号op_cmd、行地址radd、页面缓冲器控制信号pbsignals以及使能位vry_bit《#》，然后可以控制外围电路120。
115.图3是示出基于本公开的技术的实施例的存储器区域的示图。
116.参照图3，基于本公开的技术的实施例的存储器区域10可以包括顺序数据区域111、临时数据区域112以及元数据区域113。
117.顺序数据区域111、临时数据区域112以及元数据区域113中的每一个可以包括多
个存储块。
118.在实施例中，顺序数据区域111可以包括存储器装置100的第一平面plane1中包括的多个存储块mb1_1和mb1_2以及存储器装置100的第二平面plane2中包括的多个存储块mb2_1和mb2_2。
119.可以将大小对应于参考大小的写入数据存储到顺序数据区域111中包括的多个存储块mb1_1、mb1_2、mb2_1和mb2_2中。
120.在实施例中，临时数据区域112可以包括存储器装置100的第一平面plane1中包括的多个存储块tmb1_1和tmb1_2以及存储器装置100的第二平面plane2中包括的多个存储块tmb2_1和tmb2_2。
121.在实施例中，元数据区域113可以包括存储器装置100的第一平面plane1中包括的多个存储块mmb1_1和mmb1_2以及存储器装置100的第二平面plane2中包括的多个存储块mmb2_1和mmb2_2。
122.通过示例的方式示出图3中的平面、存储块、顺序数据区域111、临时数据区域112和元数据区域113的数量，并且可以根据存储器装置100而变化。
123.图4至图6是示出根据本公开的技术的实施例的映射表的示图。
124.参照图4，第一映射表map1可以包括与多个逻辑地址组和多个顺序数据区域之间的映射关系相关的映射数据。在一些实施方案中，第一映射表map1可以包括指示连续逻辑地址lba和顺序数据区域mr之间的对应关系的映射数据。
125.例如，包括lba1至lba13的逻辑地址组可以与第一顺序数据区域mr1_1相对应。包括lba14至lba25的附加逻辑地址组也可以与第一顺序数据区域mr1_1相对应。即，包括lba1至lba25的逻辑地址组可以与第一顺序数据区域mr1_1相对应。
126.例如，包括lba26至lba37的逻辑地址组可以与第二顺序数据区域mr1_2相对应。包括lba38至lba50的附加逻辑地址组也可以与第二顺序数据区域mr1_2相对应。即，包括lba26至lba50的逻辑地址组可以与第二顺序数据区域mr1_2相对应。
127.例如，包括lba51至lba75的逻辑地址组可以与第三顺序数据区域mr1_3相对应，并且包括lba76至lba100的逻辑地址组可以与第四顺序数据区域mr1_4相对应。
128.如图4所示，提供连续逻辑地址仅是为了更好地理解本实施例，并且并不限于此。
129.参照图5，第二映射表map2可以包括指示逻辑地址lba和顺序数据区域111的第一物理地址pba1之间的对应关系的映射数据。此处，图5中所示的顺序数据区域111的第一物理地址pba1可以指示顺序数据区域111中包括的至少一个存储块的物理地址。
130.例如，lba1可以与pba1_1相对应，lba2可以与pba1_2相对应，lba3可以与pba1_3相对应，并且lba4可以与pba1_4相对应。然而，本公开的技术并不限于此。
131.当主机400将包含顺序数据区域信息的写入请求、逻辑地址组和数据提供到数据存储装置1000时，存储器控制器200可以控制存储器装置100，使得参照第一映射表map1和第二映射表map2，将写入数据存储到与顺序数据区域信息相对应的顺序数据区域111中。
132.参照图5，第二映射表map2可以包括指示逻辑地址lba和第一物理地址pba1之间的对应关系的映射数据。此处，图5中所示的第一物理地址pba1可以指示多个顺序数据区域之中的任意一个顺序数据区域111中包括的至少一个存储块的物理地址。
133.参照图6，第三映射表map3可以包括指示逻辑地址lba与临时数据区域112的第二
物理地址pba2之间的对应关系的映射数据。此处，图6所示的临时数据区域112的第二物理地址pba2可以指示临时数据区域112中包括的页面的物理地址。
134.例如，lba 1可以与pba2_1相对应，lba 2可以与pba2_2相对应，lba3可以与pba2_3相对应，并且lba4可以与pba2_4相对应。然而，本公开的技术并不限于此。
135.存储器控制器200可以控制存储器装置100，使得参照第一映射表map1至第三映射表map3，将大小小于参考大小的多条写入数据存储到临时数据区域112中。
136.图7示出将大小小于参考大小的写入数据存储到缓冲存储器中的示例。
137.参照图7，存储器控制器200可以从主机400接收逻辑地址组、写入数据data1至datam(其中m是小于n的正整数)、写入请求req以及管理命令mr mng cmd。
138.逻辑地址组可以包括连续逻辑地址lba1至lbak(其中k是正整数)。图7的逻辑地址lba1至lbak仅是用于解释本公开的技术的实施例的示例，并且本公开的技术并不限于此。
139.在实施例中，写入请求req可以包含顺序数据区域信息(未示出)。因为可以将顺序数据区域指定为分区，所以可以将顺序数据区域信息指定为分区id。
140.图7的管理命令mr mng cmd可以是请求开放与顺序数据区域信息相对应的顺序数据区域111的命令。即，图7的管理命令mr mng cmd可以是分区开放请求，该分区开放请求请求生成针对对应于与顺序数据区信息相对应的顺序数据区域111的逻辑地址的映射表(例如，第一映射表map1)。在这种情况下，顺序数据区域111可以处于开放状态或活动状态。
141.存储器控制器200可以将写入数据data1至datam临时存储到缓冲存储器300的顺序缓冲器310中。
142.如图7所示，当写入数据data1至datam的大小小于参考大小(例如，顺序缓冲器310的大小)时，可能存在通过从参考大小中排除写入数据data1至datam的大小而获得的冗余存储容量empty。
143.在缓冲存储器300的映射缓冲器320中，可以存储第一映射表map1、第二映射表map2和第三映射表map3。
144.图8示出将大小小于参考大小的写入数据存储到顺序数据区域中的示例。
145.参照图8，存储器控制器200可以控制存储器装置100，使得响应于发生请求将写入数据data1至datam存储到存储器装置100中的触发事件而将在顺序缓冲器310中存储的多条写入数据之中具有与参考大小相对应的大小的写入数据存储到与顺序数据区域信息相对应的顺序数据区域111中。通过将大小对应于参考大小的写入数据设置为编程单位(用于编程的单位，例如用于编程操作的最小单位)来执行编程操作，因此可以提高编程操作的效率。
146.在实施例中，触发事件可以是从主机400提供的分区关闭请求(未示出)或清除请求。
147.如图7和图8所示，当主机400提供的写入数据data1至datam的大小小于参考大小时，可能发生诸如分区关闭请求(未示出)、清除请求或突然断电的触发事件。在这种情况下，存储器控制器200可以生成一些用于填充冗余存储容量empty的附加数据或虚拟数据dummy data，并且可以将虚拟数据dummy data存储到顺序缓冲器310中。在各个实施方案中，这种附加数据可以是“虚拟数据”，以指示这种附加数据不包含任何有用信息，而是用于保留存储器空间或填充包括有用数据的存储器装置的空存储器空间。
148.在这种情况下，由主机400提供的写入数据data1至datam的大小与虚拟数据dummy data的大小的总和可以与顺序缓冲器310的大小相对应。存储器控制器200可以将顺序数据区域111的第一地址add1和编程命令pgm cmd提供到存储器装置100。写入数据data1至datam和虚拟数据dummy data可以被提供到存储器装置100，并且可以被存储在存储器装置100的顺序数据区域111中。
149.顺序数据区域111的第一地址add1可以是由存储器控制器200参考映射缓冲器320中包括的第一映射表map1和第二映射表map2而生成的地址。
150.在一些实施方案中，主机400可以将针对写入数据data1至datam的读取请求(未示出)提供到数据存储装置1000。在这种情况下，存储器控制器200可能需要用于读取顺序数据区域111中存储的多条数据之中的写入数据data1至datam的单独的逻辑。仅读取顺序数据区域111中存储的多条数据之中的写入数据data1至datam的逻辑可能是导致读取操作延迟的原因。因此，为了防止读取操作被延迟，仅需要将大小对应于参考大小的写入数据存储到顺序数据区域111中。
151.图9示出将大小小于参考大小的写入数据存储到临时数据区域中的示例。
152.如参照图7所述，存储器控制器200可以从主机400接收包括逻辑地址lba1至lbak的逻辑地址组、写入数据data1至datam以及写入请求req。存储器控制器200可以将写入数据data1至datam存储到顺序缓冲器310中。
153.在一些实施方案中，可能发生诸如突然断电、分区关闭请求或清除请求的触发事件。在这种情况下，如图9所示，存储器控制器200可以将顺序缓冲器310中存储的写入数据data1至datam的大小与预设的参考大小进行比较，并且可以控制存储器装置100，使得基于比较的结果，将写入数据data1至datam存储到顺序数据区域111或临时数据区域112中。
154.在实施例中，参考大小可以是与存储器装置100的编程单位相对应的大小。在一些实施方案中，参考大小可以是与基于一次编程操作而被存储在存储器装置100中的数据的大小相对应的编程单位的大小。
155.在实施例中，参考大小可以等于顺序缓冲器310的大小。然而，本公开的技术并不限于此。
156.当写入数据data1至datam的大小小于参考大小时，存储器控制器200可以控制存储器装置100，使得将写入数据data1至datam存储到临时数据区域112中。即使在这种情况下，如上面参照图8所述，为了以预设的编程单位执行编程操作，存储器控制器200可以生成虚拟(附加)数据dummy data，并且可以将该虚拟数据存储到顺序缓冲器310中。
157.在实施例中，存储器控制器200可以生成大小与参考大小和写入数据的大小之间的差值相对应的虚拟数据dummy data。
158.参照图9，作为示例，存储器控制器200可以生成大小与顺序缓冲器310的大小和写入数据data1至datam的大小之间的差值相对应的虚拟数据dummy data。此处，与顺序缓冲器310的大小和写入数据data1至datam的大小之间的差值相对应的大小可以是例如图7所示的冗余存储容量empty。
159.当将写入数据data1至datam和虚拟数据dummy data存储到顺序缓冲器310中时，存储器控制器200可以将临时数据区域112的第二地址add2以及编程命令pgm cmd提供到存储器装置100。写入数据data1至datam和虚拟数据dummy data可以被提供到存储器装置
100，并且可以被存储在存储器装置100的临时数据区域112中。
160.临时数据区域112的第二地址add2可以是由存储器控制器200参考映射缓冲器320中包括的第三映射表map3而生成的地址。
161.当将写入数据data1至datam存储到临时数据区域112中时，可以更新存储器装置100的元数据区域113中存储的元数据(未示出)。
162.图10示出将临时数据区域中存储的写入数据加载到缓冲存储器中的示例。
163.参照图10，在实施例中，在已经将写入数据data1至datam存储到临时数据区域112中之后，存储器控制器200可以从主机400接收后续连续逻辑地址lbak 1至lbai(其中i是大于k 1的正整数)、后续写入数据datam 1至datan、后续写入请求req以及管理命令mr mng cmd。此处，图10的后续逻辑地址lbak 1至lbai仅是用于解释本公开的技术的实施例的示例，并且本公开的技术并不限于此。
164.在将图7的写入请求req提供到数据存储装置1000之后，可以将后续写入请求req提供到数据存储装置1000。在实施例中，后续写入请求req可以包含顺序数据区域信息(未示出)。此后，为了便于描述，假设图7的写入请求req是第一写入请求，并且图10的后续写入请求req是第二写入请求。
165.后续写入数据datam 1至datan可以是在将写入数据data1至datam存储到临时数据区域112中之后从主机400提供的数据。
166.图10的管理命令mr mng cmd可以是请求开放与顺序数据区域信息相对应的顺序数据区域111的命令。即，图7的管理命令mr mng cmd可以是分区开放请求，该分区开放请求请求生成针对对应于与顺序数据区信息相对应的顺序数据区域111的逻辑地址的映射表(例如，第一映射表map1)。
167.存储器控制器200可以根据第二写入请求(例如，图10的后续写入请求req)中包含的顺序数据区域信息是否与第一写入请求(例如，图7的写入请求req)中包含的顺序数据区域信息匹配，将临时数据区域112中存储的写入数据data1至datam加载到缓冲存储器300中。
168.例如，当第一写入请求中包含的顺序数据区域信息与第二写入请求中包含的顺序数据区域信息匹配时，存储器控制器200可以向存储器装置100提供指示将临时数据区域112中存储的写入数据data1至datam加载到顺序缓冲器310中的加载命令load cmd。
169.存储器装置100可以响应于加载命令load cmd而将临时数据区域112中存储的多条数据之中的写入数据data1至datam提供到缓冲存储器300。
170.存储器装置100可以基于元数据区域113中包括的元数据，获取在临时数据区域112中存储的数据之中的写入数据data1至datam。
171.可以将所加载的写入数据data1至datam存储到缓冲存储器300的顺序缓冲器310中。
172.可以将所加载的写入数据data1至datam以及由主机400提供的后续写入数据datam 1至datan存储到顺序缓冲器310中。
173.在一些实施方案中，在发生触发事件之后(例如，在已经发生突然断电或者已经提供分区关闭请求之后)，存储器控制器200可以响应于从主机400提供的管理命令mr mng cmd或者针对顺序数据区域111的分区开放请求而将临时数据区域112中存储的写入数据
data1至datam加载到缓冲存储器300中。然后，存储器控制器200可以接收后续逻辑地址lbak 1至lbai、后续写入数据datam 1至datan、后续写入请求req以及管理命令mr mng cmd。
174.图11示出了将大小对应于参考大小的写入数据存储到顺序数据区域中的示例。
175.参照图11，当将写入数据data1至datam加载到缓冲存储器300中时，存储器控制器200可以控制存储器装置100，使得根据写入数据data1至datam的大小与后续写入数据datam 1至datan的大小的总和是否小于参考大小，将写入数据data1至datam和后续写入数据datam 1至datan存储到顺序数据区111和临时数据区112中的任意一个中。
176.例如，当写入数据data1至datam的大小与后续写入数据datam 1至datan的大小的总和大于参考大小时，存储器控制器200可以控制存储器装置100，使得将顺序缓冲器310中存储的多条写入数据之中的、写入数据data1至datan的大小对应于参考大小的一部分写入数据存储到顺序数据区域111中并且将剩余的写入数据(未示出)存储到临时数据区域112中。在这种情况下，剩余的写入数据的大小可以小于参考大小。
177.如图11所示，顺序缓冲器310中存储的写入数据data1至datan的大小可以与顺序缓冲器310的大小相对应。因此，存储器控制器200可以将顺序数据区域111的第一地址add1和编程命令pgm cmd提供到存储器装置100。进一步地，顺序缓冲器310中存储的写入数据data1至datan可以被提供到存储器装置100，并且可以被存储到存储器装置100的顺序数据区域111中。
178.存储器装置100可以将指示写入数据data1至datan被存储到顺序数据区域111中的响应提供到存储器控制器200。
179.存储器控制器200可以控制存储器装置100，使得响应于将写入数据data1至datan存储到顺序数据区域111中而将临时数据区域112中存储的写入数据data1至datam处理为无效数据invalid data。
180.存储器控制器200可以控制存储器装置100，使得基于临时数据区域112中存储的无效数据，执行保持存储器装置100的性能的后台操作。例如，当临时数据区域112中存储的无效数据的大小大于预定大小时，存储器装置100可以在存储器控制器200的控制下执行垃圾收集。然而，本公开的技术并不限于此。
181.根据上面的描述，仅将写入数据data1至datan存储到顺序数据区域111中，因此具有以下优点：可以在不需要用于区分虚拟数据dummy data与写入数据data1至datan的逻辑的情况下，更快地执行读取操作。
182.图12是示出基于本公开的技术的实施例的操作数据存储装置的方法的流程图。
183.参照图12，在步骤s110，数据存储装置1000中包括的存储器控制器200可以从主机400接收与多个顺序数据区域之中的任意一个顺序数据区域111相对应的数据(例如，图7至图9的写入数据data1至datam)，以及逻辑地址组(例如，图7的lba1至lbak)和写入请求(例如，图7的req)。
184.接着，在步骤s120，存储器控制器200可以确定数据的大小(例如，图7至图9的写入数据data1至datam的大小)是否小于预设的参考大小。
185.当数据的大小小于预设的参考大小时(在步骤s120中为“是”的情况下)，在步骤s130中，存储器控制器200可以控制存储器装置100，使得将数据存储到临时数据区域112
中。当数据的大小等于或大于参考大小时(在步骤s120为“否”的情况下)，可以执行步骤s170。
186.在已经将数据存储到临时数据区域112中之后，在步骤s140，存储器控制器200可以从主机400接收与顺序数据区域111相对应的逻辑地址组(例如，图10的lba1至lbak)、与该逻辑地址组相对应的数据(例如，图10的后续写入数据datam 1至datan)以及写入请求(例如，图10的req)。此处，步骤s110中的逻辑地址组可以与步骤s140中的逻辑地址组相同。
187.在步骤s150，存储器控制器200可以将临时数据区域112中存储的数据(例如，图10的写入数据data1至datam)加载到缓冲存储器300中。
188.在步骤s160，存储器控制器200可以确定缓冲存储器300中存储的数据的大小的总和(例如，图11所示的顺序缓冲器310中存储的写入数据data1至datan的大小)是否小于参考大小。
189.当数据的大小的总和小于参考大小时(在步骤s160中为“是”的情况下)，可以执行步骤s130。
190.当数据的大小的总和等于或大于参考大小时(在步骤s160为“否”的情况下)，在步骤s170中，存储器控制器200可以控制存储器装置100，使得将数据(例如，图11的写入数据data1至datan)的对应于参考大小的一部分存储到顺序数据区域111中，并且将数据的除了该部分的剩余部分存储到临时数据区域112中。
191.图13是示出基于本公开的技术的实施例的存储器控制器的示图。
192.参照图1和图13，存储器控制器200可以包括处理器210、ram220、错误校正电路(ecc)230、rom 260、主机接口270和闪存接口280。
193.处理器210可以控制存储器控制器200的全部操作。
194.ram 220可以用作存储器控制器200的缓冲存储器、高速缓存存储器或工作存储器。在示例中，缓冲存储器可以是ram 220，并且可以是例如sram。
195.rom 260可以以固件的形式存储存储器控制器200的操作所需的各种类型的信息。
196.存储器控制器200可以通过主机接口270与外部装置(例如，主机400、应用处理器等)通信。
197.存储器控制器200可以通过闪存接口280与存储器装置100通信。存储器控制器200可以通过闪存接口280将命令cmd、地址addr、控制信号ctrl等传输到存储器装置100，并且从存储器装置100接收数据data。
198.闪存接口280可以包括例如nand接口。
199.图14是示出应用基于本公开的技术的实施例的数据存储装置的存储卡系统的框图。
200.参照图1和图14，存储卡系统2000可以包括存储器装置2100、存储器控制器2200和连接器2300。
201.在实施例中，存储器装置2100可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋扭矩磁性ram(stt-mram)。
202.存储器控制器2200联接到存储器装置2100。存储器控制器2200可以访问存储器装置2100。例如，存储器控制器2200可以控制存储器装置2100的读取操作、写入操作、擦除操
作和后台操作。存储器控制器2200可以提供存储器装置2100与主机400之间的接口。存储器控制器2200可以运行用于控制存储器装置2100的固件。存储器控制器2200可以以与上面参照图1描述的存储器控制器200相同的方式来实施。
203.在实施例中，存储器控制器2200可以包括诸如ram、处理器、主机接口、存储器接口和错误校正电路的组件。
204.存储器控制器2200可以通过连接器2300与外部装置通信。存储器控制器2200可以基于特定的通信协议与外部装置(例如，主机400)通信。在实施例中，存储器控制器2200可以通过诸如以下的各种接口协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e)、高级技术附件(ata)协议、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi、蓝牙和高速非易失性存储器(nvme)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一种来定义。
205.存储器装置2100和存储器控制器2200可以被集成到单个半导体装置中以形成存储卡。例如，存储器控制器2200和存储器装置2100可以被集成到单个半导体装置中，并且可以然后形成诸如以下的存储卡：个人计算机存储卡国际协会(pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc或emmc)、sd卡(sd、迷你sd、微型sd或sdhc)、通用闪存(ufs)等。
206.图15是示出包括基于本公开的技术的实施例实施的数据存储装置的固态驱动器(ssd)系统的框图。
207.参照图1和图15，ssd系统可以包括主机400和ssd 3000。
208.ssd 3000可以通过信号连接器3001与主机400交换信号sig，并且可以通过电源连接器3002接收电力pwr。ssd 3000可以包括ssd控制器3200，多个闪速存储器3100_1、3100_2和3100_n，辅助电源3300以及缓冲存储器3400。
209.根据本公开的技术的实施例，ssd控制器3200可以执行上面参照图1描述的存储器控制器200的功能。
210.ssd控制器3200可以响应于从主机400接收的信号sig而控制多个闪速存储器3100_1、3100_2和3100_n。在实施例中，信号sig可以指示基于主机400和ssd 3000的接口的信号。例如，信号sig可以是由诸如以下的各种接口中的至少一种来定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi、蓝牙和高速非易失性存储器(nvme)接口。
211.辅助电源3300可以通过电源连接器3002联接到主机400。辅助电源3300可以从主机400供应电力pwr，并且可以被充电。当来自主机400的电力供应不平稳地执行时，辅助电源装置3300可以供应ssd3000的电力。在实施例中，辅助电源3300可以位于ssd 3000内部或者位于ssd 3000外部。例如，辅助电源3300可以位于主板中，并且还可以将辅助电力提供到ssd 3000。
212.缓冲存储器3400可以临时存储数据。例如，缓冲存储器3400可以临时存储从主机400接收的数据或从多个闪速存储器3100_1、3100_2和3100_n接收的数据，或者可以临时存
储闪速存储器3100_1、3100_2和3100_n的元数据(例如，映射表)。缓冲存储器3400可以包括诸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器。
213.图16是示出包括基于本公开的技术的实施例实施的数据存储装置的用户系统的框图。
214.参照图16，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
215.应用处理器4100可以运行用户系统4000中包括的组件、操作系统(os)或用户程序。在实施例中，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以以片上系统(soc)的形式设置。
216.存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdram、lpddr2 sdram和lpddr3 sdram的易失性ram或者诸如pram、reram、mram和fram的非易失性ram。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠式封装(pop)来进行封装，然后可以被设置为单个半导体封装。
217.网络模块4300可以与外部装置通信。在实施例中，网络模块4300可以支持诸如以下的无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、wimax、wlan、uwb、蓝牙或wifi。在实施例中，网络模块4300可以被包括在应用处理器4100中。
218.存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。在一些实施方案中，存储模块4400可以将该存储模块4400中存储的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为诸如相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪速存储器、nor闪速存储器或具有3d结构的nand闪速存储器的非易失性半导体存储器装置。在实施例中，存储模块4400可以被设置为用户系统4000的诸如存储卡或外部驱动器的可移动存储介质(可移动驱动器)。
219.在示例中，存储模块4400可以以与上面参照图1描述的数据存储装置1000相同的方式操作。存储模块4400可以包括多个非易失性存储器装置，该多个非易失性存储器装置中的每一个可以以与上面参照图1描述的存储器装置100相同的方式操作。
220.用户接口4500可以包括向应用处理器4100输入数据或指令或者向外部装置输出数据的接口。在实施例中，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以进一步包括诸如以下的用户输出接口：液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监视器。
221.根据本公开的技术，提供了一种可以通过在不需要用于区分虚拟数据与写入数据的逻辑的情况下执行读取操作来提高读取操作的速度的数据存储装置。
222.仅描述了一些实施方案和示例，并且可以基于本专利文件中所描述的和所示出的内容进行其它的实施、增强和变型。