芯片静态功耗的预测方法、装置、电子设备和存储介质与流程

1.本发明涉及芯片功耗测试技术领域，尤其涉及一种芯片静态功耗的预测方法、装置、电子设备和存储介质。


背景技术：

2.在芯片设计领域，性能功耗比一直是芯片要重点考虑的问题，静态功耗会对芯片的性能和良率造成较大影响，尤其要关注芯片的静态功耗。静态功耗是指芯片正常上电但不工作时，由于存在静态漏电流，即漏电流而产生的功耗。静态功耗可以用下式来表示：
3.p
static
＝s
idd
*v
dd
，
4.其中，p
static
是静态功耗，s
idd
是静态漏电流，v
dd
是工作电压，可见s
idd
是否准确会直接影响静态功耗的计算。因为测试时间和成本的问题，产品在测试的时候只能在有限的几个电压点下，测量对应的静态漏电流，无法获得特定电压下的静态功耗。


技术实现要素：

5.为解决上述问题，本发明提供了一种芯片静态功耗的预测方法及装置，能够获得芯片在特定电压下的静态功耗。
6.一方面，本发明提供一种芯片静态功耗的预测方法，包括：
7.获取待测芯片的当前工作电压；
8.根据待测芯片的静态漏电流与工作电压关系模型以及所述当前工作电压，得到所述当前工作电压下的静态漏电流；
9.根据所述静态漏电流和所述当前工作电压，得到待测芯片在所述当前工作电压下的静态功耗。
10.可选地，对于任意一颗待测芯片，该颗待测芯片的静态漏电流与工作电压关系模型的表达式为：
11.s
idd
＝exp(a*v
dd
b) c，其中s
idd
为静态漏电流，v
dd
为工作电压，a，b，c为模型参数。
12.可选地，模型参数c的取值范围基于指数漏电流之外的额外静态漏电流得到，所述额外静态漏电流包括如下至少一种电流：pn结反向偏置电流、栅氧隧穿电流。
13.可选地，所述方法还包括：
14.在获取待测芯片的当前工作电压之前，确定待测芯片的静态漏电流与工作电压关系模型；
15.所述确定待测芯片的静态漏电流与工作电压关系模型包括：
16.以设定间隔对模型参数c进行遍历赋值，根据每个模型参数c的赋值以及多组测试数据，对表达式s
idd
＝exp(a*v
dd
b) c进行最小二乘法拟合，找到拟合优度最大时，所对应的模型参数a，b和c，其中每组测试数据包括工作电压v
dd
以及该工作电压v
dd
下对应的静态漏电流s
idd
；
17.将模型参数a，b和c代入表达式s
idd
＝exp(a*v
dd
b) c，得到该颗待测芯片的静态漏
电流与工作电压关系模型。
18.可选地，模型参数a，b，c存储在待测芯片的熔丝中。
19.另一方面，本发明提供一种芯片静态功耗的预测装置，包括：
20.获取模块，用于获取待测芯片的当前工作电压；
21.静态漏电流计算模块，用于根据待测芯片的静态漏电流与工作电压关系模型以及所述当前工作电压，得到所述当前工作电压下的静态漏电流；
22.静态功耗计算模块，用于根据所述静态漏电流和所述当前工作电压，得到待测芯片在所述当前工作电压下的静态功耗。
23.可选地，对于任意一颗待测芯片，所述静态漏电流计算模块使用的该颗待测芯片的静态漏电流与工作电压关系模型的表达式为：
24.s
idd
＝exp(a*v
dd
b) c，其中s
idd
为静态漏电流，v
dd
为工作电压，a，b，c为模型参数。
25.可选地，模型参数c的取值范围基于指数漏电流之外的额外静态漏电流得到，所述额外静态漏电流包括如下至少一种电流：pn结反向偏置电流、栅氧隧穿电流。
26.可选地，所述装置还包括：
27.确定模块，用于在获取待测芯片的当前工作电压之前，确定待测芯片的静态漏电流与工作电压关系模型；
28.所述确定模块，具体用于以设定间隔对模型参数c进行遍历赋值，根据每个模型参数c的赋值以及多组测试数据，对表达式s
idd
＝exp(a*v
dd
b) c进行最小二乘法拟合，找到拟合优度最大时，所对应的模型参数a，b和c，其中每组测试数据包括工作电压v
dd
以及该工作电压v
dd
下对应的静态漏电流s
idd
；
29.将模型参数a，b和c代入表达式s
idd
＝exp(a*v
dd
b) c，得到该颗待测芯片的静态漏电流与工作电压关系模型。
30.可选地，模型参数a，b，c存储在待测芯片的熔丝中。
31.另一方面，本发明提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述的芯片静态功耗的预测方法。
32.另一方面，本发明提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述的芯片静态功耗的预测方法。
33.本发明提供的芯片静态功耗的预测方法、装置、电子设备和存储介质，提出一种待测芯片静态漏电流与工作电压关系模型，根据该模型可以获得特定电压下的静态漏电流，进而得到特定电压下的静态功耗，便于进行芯片功耗分析，评估芯片的性能。
附图说明
34.图1为本发明一实施例提供的一种芯片静态功耗的预测方法的流程示意图；
35.图2为本发明一实施例提供的一种芯片静态功耗的预测方法的流程示意图；
36.图3为本发明一实施例提供的一种芯片静态功耗的预测装置的结构示意图；
37.图4为本发明一实施例提供的一种芯片静态功耗的预测装置的结构示意图；
38.图5为本发明一实施例提供的电子设备结构示意图。
具体实施方式
39.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
40.下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
41.图1是本发明的一个实施例提供的一种芯片静态功耗的预测方法的流程图。如图1所示，该方法可以包括步骤s101-s103。
42.在步骤s101，获取待测芯片的当前工作电压。
43.当前工作电压可以是在正常工作范围内的任意电压，不限于某几个特定的电压点。
44.在步骤s102，根据待测芯片的静态漏电流与工作电压关系模型以及当前工作电压，得到当前工作电压下的静态漏电流。
45.作为一种实施方式，待测芯片的静态漏电流与工作电压关系模型的表达式为：s
idd
＝exp(a*v
dd
b) c，其中s
idd
为静态漏电流，v
dd
为工作电压，a，b，c为模型参数，exp表示以e为底的指数函数。
46.之所以这样设计，是由于cmos静态漏电流主要来源于以下方面：
47.1)亚阈值电流，该电流与工作电压成指数关系；
48.2)指数漏电流之外的额外静态漏电流，如pn结反向偏置电流、栅氧隧穿电流等。
49.在上面的表达式中，表达式exp(a*v
dd
b)用来模拟指数漏电流(即亚阈值电流造成的漏电流)，参数c用来模拟在指数漏电流之外的额外静态漏电流(如pn结反向偏置电流、栅氧隧穿电流等)，该模型可以提高s
idd
对工作电压v
dd
的变化的预测精度。模型中由于a，b，c为确定的值，知道了工作电压v
dd
，就可以推导出静态漏电流s
idd
。其中，模型参数c的取值范围基于指数漏电流之外的额外静态漏电流得到，额外静态漏电流包括如下至少一种电流：pn结反向偏置电流、栅氧隧穿电流。
50.需要说明的是，每颗待测芯片都有自己的静态漏电流与工作电压关系模型，其表达式都可以表示为s
idd
＝exp(a*v
dd
b) c，只是对于不同的芯片，具有不同的模型参数a，b，c。
51.在步骤s103，根据静态漏电流和当前工作电压，得到待测芯片在当前工作电压下的静态功耗。
52.知道了静态漏电流s
idd
和工作电压v
dd
，根据公式p
static
＝s
idd
*v
dd
，即可得到静态功耗p
static
。
53.本发明实施例提供一种芯片静态功耗的预测方法，提出了一种芯片静态漏电流预测的静态漏电流与工作电压模型，利用该模型和工作电压，可以预测每颗测试芯片在特定电压下的静态漏电流，进而得到特定电压下的静态功耗，便于进行芯片功耗分析，评估芯片的性能。
54.进一步地，如图2所示，在步骤s101之前，该方法还包括步骤s100。
55.在步骤s100，确定待测芯片的静态漏电流与工作电压关系模型。
56.具体地，可以按如下方法确定待测芯片的静态漏电流与工作电压关系模型，本质上就是确定模型表达式中的参数a，b和c。
57.首先对测试芯片施加指定数量的工作电压，获取每个工作电压下的静态漏电流，得到一组测试数据。例如，可以测试三组数据，得到0.7v/1.0v/1.3v三个电压下的静态漏电流。然后对于模型参数c来说，以设定间隔对模型参数c进行遍历赋值，例如，c的可赋值范围是0～电压最低时测得的静态漏电流，c从零开始，然后逐渐增加c，根据每个模型参数c的赋值以及多组测试数据，对表达式s
idd
＝exp(a*v
dd
b) c进行最小二乘法拟合，找到拟合优度最大时，所对应的模型参数a，b和c，其中每组测试数据包括工作电压v
dd
以及该工作电压v
dd
下对应的静态漏电流s
idd
。将模型参数a，b和c代入表达式s
idd
＝exp(a*v
dd
b) c，即可得到该颗待测芯片的静态漏电流与工作电压关系模型。
58.上述模型s
idd
＝exp(a*v
dd
b) c，由于存在常数项c，该模型是非线性模型，无法通过等式两边取对数来转化为线性模型。为此，专门根据最小二乘法的原理提出了非线性拟合的python算法，通过对c遍历赋值，查找使ln(s
idd-c)＝a*v
dd
b拟合优度最大的模型参数a，b，c。通常情况下，模型参数a，b，c存储在待测芯片的熔丝中。
59.上述模型经ate验证，精度符合预期，可以利用该模型验证芯片在板级的性能功耗收益。
60.图3是本发明一实施例提供的一种芯片静态功耗的预测装置的结构示意图。如图3所示，该装置包括：获取模块301、静态漏电流计算模块302和静态功耗计算模块303，其中，
61.获取模块301，用于获取待测芯片的当前工作电压；
62.静态漏电流计算模块302，用于根据待测芯片的静态漏电流与工作电压关系模型以及当前工作电压，得到当前工作电压下的静态漏电流；
63.静态功耗计算模块303，用于根据静态漏电流和当前工作电压，得到待测芯片在当前工作电压下的静态功耗。
64.具体地，作为一种实施方式，对于任意一颗待测芯片，静态漏电流计算模块302使用的该颗待测芯片的静态漏电流与工作电压关系模型的表达式为：
65.s
idd
＝exp(a*v
dd
b) c，其中s
idd
为静态漏电流，v
dd
为工作电压，a，b，c为模型参数。
66.另外，如图4所示，该装置还包括确定模块300，用于在获取待测芯片的当前工作电压之前，确定待测芯片的静态漏电流与工作电压关系模型；
67.该确定模块300，具体用于以设定间隔对模型参数c进行遍历赋值，根据每个模型参数c的赋值以及多组测试数据，对表达式s
idd
＝exp(a*v
dd
b) c进行最小二乘法拟合，找到拟合优度最大时，所对应的模型参数a，b和c，其中每组测试数据包括工作电压v
dd
以及该工作电压v
dd
下对应的静态漏电流s
idd
；将模型参数a，b和c代入表达式s
idd
＝exp(a*v
dd
b) c，得到该颗待测芯片的静态漏电流与工作电压关系模型。
68.通常情况下，模型参数a，b，c存储在待测芯片的熔丝中。
69.本发明实施例提供的芯片静态功耗的预测装置是用于执行上述方法实施例的，其具体流程和详细内容可以参照上述方法实施例，此处不再赘述。
70.图5为本发明实施例提供的电子设备结构示意图。如图5所示，该电子设备可以包括：处理器(processor)501、存储器(memory)502和通信总线503，其中，处理器501和存储器502通过通信总线503完成相互间的通信。处理器501可以执行存储器502中的程序指令，以
实现上述各实施例提供的芯片静态功耗的预测方法。
71.另一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各实施例提供的芯片静态功耗的预测方法。
72.以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
73.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
74.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。