MOSFET器件的制作方法

技术特征：
1.一种mosfet器件，其特征在于，包括：第二导电类型掺杂的体区、第一导电类型重掺杂的源区和平面栅，所述体区形成于半导体衬底的选定区域中，所述源区形成于所述体区的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层和多晶硅栅叠加而成；mosfet器件的版图结构中，所述多晶硅栅和所述体区都呈条形结构，所述多晶硅栅和所述体区的条形结构平行且交替排列；令所述多晶硅栅的条形结构的长度方向为y方向，x方向为和y方向垂直的方向；在沿x方向上，两个相邻的所述体区的条形结构的中心线之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第一侧的所述体区的条形结构的中心线之间的区域组成第一个半周期单元结构，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第二侧的所述体区的条形结构的中心线之间的区域组成第二个半周期单元结构；所述第一个半周期单元结构中包括多个并联的第一原胞，所述第二个半周期单元结构中包括多个并联的第二原胞；所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿y方向排列；所述第一子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；所述第二子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述mosfet器件的栅源电容；所述源区呈沿x方向上的条形结构；在y方向上，各呈条形结构的所述源区设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区；在所述第一子原胞中，所述源区和所述沟道区顶部对应的所述多晶硅栅的侧面自对准，在y方向上所述源区位于所述沟道区的宽度边的范围内，以避免所述源区延伸到所述第二子原胞中。2.如权利要求1所述的mosfet器件，其特征在于：所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿y方向排列；所述第三子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；所述第四子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述mosfet器件的栅源电容。3.如权利要求2所述的mosfet器件，其特征在于：沿所述多晶硅栅的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。4.如权利要求3所述的mosfet器件，其特征在于：在所述第一个半周期单元结构中，各所述第一子原胞和所述第二子原胞沿y方向交替排列。5.如权利要求1所述的mosfet器件，其特征在于：所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
6.如权利要求5所述的mosfet器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距等于所述第二子原胞处的所述体区的边缘到中心线的间距。7.如权利要求5所述的mosfet器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。8.如权利要求1所述的mosfet器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。9.如权利要求8所述的mosfet器件，其特征在于：所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距等于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。10.如权利要求1所述的mosfet器件，其特征在于：所述第二原胞都不含沟道区。11.如权利要求10所述的mosfet器件，其特征在于：在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠。12.如权利要求11所述的mosfet器件，其特征在于：在所述第二个半周期单元结构中，与和所述第一子原胞相邻接的所述第二原胞相比，和所述第二子原胞相邻的所述第二原胞的交叠区的宽度更小或者不交叠的间隔区的宽度更大。13.如权利要求11所述的mosfet器件，其特征在于：在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区不交叠且在所述多晶硅栅和所述体区之间形成有源多晶硅，所述源多晶硅底部也形成有所述栅介质层，在所述版图结构中，所述源多晶硅也呈条形结构。14.如权利要求1所述的mosfet器件，其特征在于：在各所述体区的顶部还形成有源接触孔，所述源接触孔相邻的所述多晶硅栅之间具有间距，在俯视面上，所述源接触孔呈条形结构；在所述源接触孔的底部的所述体区中形成有第二导电类型重掺杂的体引出区；漏区形成于减薄后的所述半导体衬底的背面；漂移区由形成于所述体区和所述漏区之间的第一导电类型掺杂区组成。15.如权利要求14所述的mosfet器件，其特征在于：所述漂移区直接由形成于所述半导体衬底上第一导电类型的外延层组成。16.如权利要求14所述的mosfet器件，其特征在于：在所述漂移区的形成区域中还形成有超结结构，所述超结结构由第一导电类型的外延层和第二导电类型的外延层交替排列组成。17.如权利要求1至16中任一权项所述的mosfet器件，其特征在于：所述半导体衬底为si衬底或者为sic衬底。18.如权利要求1至16中任一权项所述的mosfet器件，其特征在于：mosfet器件为n型器件，第一导电类型为n型，第二导电类型为p型；或者，mosfet器件为p型器件，第一导电类型为p型，第二导电类型为n型。

技术总结
本发明公开了一种MOSFET器件，版图结构中，多晶硅栅和体区都呈条形结构且平行交替排列；两个相邻的体区的中心线之间的区域组成一个周期单元结构分成第一和第二个半周期单元结构；第一个半周期单元结构中包括多个并联的第一原胞，第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，第一子原胞和第二子原胞沿Y方向排列；源区呈沿X方向上的条形结构且源区仅设置在第一子原胞中，在第二子原胞中未设置所述源区。本发明能降低栅极电容，特别是能降低栅源电容，从而能降低器件的开关损耗。耗。耗。


技术研发人员：曾大杰
受保护的技术使用者：深圳尚阳通科技有限公司
技术研发日：2020.07.22
技术公布日：2022/1/25