多芯片并联的氮化镓模块的制作方法

1.本实用新型涉及半导体的技术领域，尤其是涉及一种多芯片并联的氮化镓模块。


背景技术：

2.相比于传统的半导体材料，氮化镓作为第三代半导体材料，在性能、效率、能耗、尺寸等多方面比市场主流的硅功率器件均有显著的提升，在制作大功率模块方面有着得天独厚的优势，氮化镓高功率半导体器件具有低导通损耗、高电流密度等特点。
3.随着电力电子系统电压电流等级越来越高，具有高功率密度、高可靠性多芯片功率模块应运而生。相比于单芯片的功率模块，多芯片并联的氮化镓功率模块在可靠性，功率密度以及开关频率等方面有着很大的提升。因此，降低多氮化镓芯片并联的功率模块的寄生电感势在必行。
4.图1为现有技术涉及的氮化镓三相全桥电路模块中单相的结构布局图，左边两个氮化镓芯片sw1和sw2纵向并列排列组成单相的上管芯片组，右边的两个氮化镓芯片sw3和sw4纵向并列排列组成单相的下管芯片组；上管芯片组的漏极通过键合线和陶瓷覆铜基板与正极端子相连，源极通过键合线和陶瓷覆铜基板与输出端子相连；下管芯片组的漏极通过键合线和陶瓷覆铜基板与输出端子相连，源极通过键合线和陶瓷覆铜基板与负极端子相连，sw1、sw2、sw3和sw4芯片栅极均朝右，模块的信号端子均布置在芯片栅极朝向的方向。若sw1与sw3为一个回路，sw2与sw4为一个回路，sw1与sw3之间、sw2与sw4之间隔有信号端子，导致回路电感较大。因此，如何对现有布局进行改进以减小回路电感，成为提高模块性能和工作稳定性研究的一个方向。


技术实现要素：

5.本实用新型的目的是提供一种多芯片并联的氮化镓模块，其具有减小模块电流回路电感和互感，提高模块性能的效果。
6.本实用新型的上述实用新型目的是通过以下技术方案得以实现的：
7.一种多芯片并联的氮化镓模块，包括导热底板和基板，所述基板上设置有若干个氮化镓芯片、用于连接的键合线、信号端子和功率端子，所述氮化镓模块包括有第一功率回路和第二功率回路，所述第一功率回路包括有相邻设置的氮化镓芯片sw1和氮化镓芯片sw3，所述第二功率回路包括有相邻设置的氮化镓芯片sw2和氮化镓芯片sw4，所述氮化镓芯片sw1和氮化镓芯片sw3的对应信号端子位于第一功率回路和第二功率回路之间，所述氮化镓芯片sw2和氮化镓芯片sw4的对应信号端子位于第二功率回路远离第一功率回路的一侧，所述氮化镓芯片通过键合线和基板连接至信号端子和功率端子。
8.本实用新型进一步设置为：所述氮化镓芯片栅极连接至信号端子，所述功率端子包括有正极端子、负极端子和输出端子，所述正极端子和负极端子均包括有两个引脚；所述正极端子分两个引脚引入氮化镓芯片sw1和氮化镓芯片sw2的漏极，所述氮化镓芯片sw1和氮化镓芯片sw2的漏极的源极连接至输出端子；所述氮化镓芯片sw3和氮化镓芯片sw4的源
极分别通过两个引脚引入负极端子，所述氮化镓芯片sw3和氮化镓芯片sw4的漏极连接至输出端子。
9.本实用新型进一步设置为：各个所述氮化镓芯片栅极的朝向均相同。
10.本实用新型进一步设置为：所述基板为氧化锆陶瓷基板。
11.本实用新型进一步设置为：所述导热底板为铝碳化硅导热底板。
12.综上所述，本实用新型的有益技术效果为：
13.本实用新型所涉及到的多芯片并联的氮化镓模块，减小了功率回路的长度，使得功率回路的电感降低；同时通过电流回路的交错布局设计，使得模块信号回路和功率回路之间的干扰降低，功率回路之间的互感也降低，能有效减小模块过电压的产生，减小器件的开关损耗，增大换流回路的工作效率，提高模块的性能和工作稳定性。
附图说明
14.图1是背景技术中氮化镓三相全桥电路模块中单相的结构布局图；
15.图2是本实用新型实施例一中氮化镓三相全桥电路模块中单相的结构布局图；
16.图3是本实用新型实施例二中氮化镓三相全桥电路模块中的单相的结构布局图。
具体实施方式
17.以下结合附图对本实用新型作进一步详细说明。
18.实施例一
19.参照图2，为本实用新型公开的一种多芯片并联的氮化镓模块，是一种三相全桥电路的模块，模块内部三相的布局完全相同，均由第一相阵列而来，因此本实用新型的分析对象为第一相的布局结构，优化设计后的布局结构也同样适用于整个三相模块。
20.本实用新型公开的多芯片并联的氮化镓模块包括导热底板和基板，基板为氧化锆陶瓷基板，导热底板为铝碳化硅导热底板。基板上设置有若干个氮化镓芯片、用于连接的键合线、信号端子和功率端子。氮化镓模块包括有第一功率回路和第二功率回路，第一功率回路包括有左右相邻设置的氮化镓芯片sw1和氮化镓芯片sw3，第二功率回路包括有左右相邻设置的氮化镓芯片sw2和氮化镓芯片sw4。左边两个氮化镓芯片sw1和氮化镓芯片sw2纵向并列排列组成单相的上管芯片组，右边的两个氮化镓芯片sw3和氮化镓芯片sw4纵向并列排列组成单相的下管芯片组。
21.氮化镓芯片sw1和氮化镓芯片sw3的对应信号端子位于第一功率回路和第二功率回路之间，氮化镓芯片sw2和氮化镓芯片sw4的对应信号端子位于第二功率回路远离第一功率回路的一侧。氮化镓芯片通过键合线和基板连接至信号端子和功率端子。在本实施例中，上管芯片组sw1和sw2的漏极通过键合线和陶瓷覆铜基板与正极端子相连，源极通过键合线和陶瓷覆铜基板与输出端子相连；下管芯片组sw3和sw4的漏极通过键合线和陶瓷覆铜基板与输出端子相连，源极通过键合线和陶瓷覆铜基板与负极端子相连。sw1、sw2、sw3和sw4芯片栅极均朝下，信号端子布置在氮化镓芯片栅极朝向方向并与其对应相连。
22.本实施例的实施原理为：与现有技术图1相比，将氮化镓芯片右侧的信号端子移至氮化镓芯片下方，sw1和sw3之间的距离将减短，sw2和sw4之间的距离也将减短。通过计算，功率回路杂散电感将减小16％；同时信号回路的电流方向和功率回路的电流方向相互垂
直，回路之间干扰也降低了；整个模块的尺寸也减小50％，布局结构更加简单，节约了空间和材料。
23.实施例二
24.参照图3，为进一步降低功率回路之间的互感，本实施例与实施例的区别在于，将氮化镓芯片分开放置，上管芯片组sw1和sw2的漏极不再通过正极端子的同一个引脚引入，本实施例的正极端子分两个引脚引入上管芯片组的氮化镓芯片sw1和sw2的漏极，同时，下管芯片组的氮化镓芯片sw3和sw4的源极也分别通过两个引脚引入本实施例的负极端子。上管芯片组的源极和下管芯片组的漏极依然连接至输出端子。将氮化镓芯片sw1和sw3纵向放置，氮化镓芯片sw2和sw4也纵向放置。经过计算，功率回路杂散电感将减小20％；此时第一功率回路sw1、sw3和第二功率回路sw2、sw4分开，单个功率回路里的电流方向交错变化，单个功率回路各部分之间的互感也减小，第一功率回路和第二功率回路之间的互感也减小。
25.本具体实施方式的实施例均为本实用新型的较佳实施例，并非依此限制本实用新型的保护范围，故：凡依本实用新型的结构、形状、原理所做的等效变化，均应涵盖于本实用新型的保护范围之内。