基站射频单元及其休眠唤醒方法与流程

本发明涉及通信技术领域，更具体地，涉及一种基站射频单元及其休眠唤醒方法。

背景技术

通信网络中，很多的基站射频单元(尤其是微站)主要用于补盲补热，一般部署在商业街、商场、影院和体育场内。这些射频单元(AAU(有源天线处理单元)/RRU(射频拉远单元)通常在白天或者人流密度大的时候才工作，而在夜晚或者人员散去后就处于关机或者休眠状态。休眠状态下，降低系统功耗非常重要。尤其在5G时代，基站的布网密度大，射频单元数量更大，射频单元的节能具有重要的意义。

在基站射频单元目前的休眠唤醒方案下，主要是由基站射频单元主板的主处理器进行休眠和定时唤醒操作，基站射频单元的电源板始终处于供电状态，大功率DC/DC(直流变换为直流)变换器一般自身就有十瓦左右的静态功耗，再加上主板的处理器、现场可编程逻辑门阵列FPGA以及部分外围电路，基站射频单元整机在休眠状态下的功耗至少十多瓦。

因此，亟需提供一种新的休眠唤醒方法降低基站射频单元在休眠状态下的功耗。

技术实现要素：

本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的基站射频单元及其休眠唤醒方法。

第一方面，本发明实施例提供一种基站射频单元，包括：电源板1、主板2和滤波器12，其中，所述电源板1包括整流滤波电路3、第一DC/DC变换电路4和控制电路5，所述电源板1还包括：第二DC/DC变换电路17，

所述第二DC/DC变换电路17的输入端连接所述整流滤波电路3的输出端，所述第二DC/DC变换电路17的输出端连接所述控制电路5；

其中，所述第一DC/DC变换电路4的功率大于所述第二DC/DC变换电路17的功率。

可选地，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述控制电路5在基站射频单元处于休眠状态时需要的电源。

可选地，所述控制电路5内置电源管理芯片或单片机7，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述电源管理芯片或单片机7在基站射频单元处于休眠状态时需要的电源。

第二方面，本发明实施例提供一种基站射频单元的休眠唤醒方法，基于如第一方面所述的基站射频单元，包括：

所述控制电路5接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述控制电路5进入定时唤醒的休眠状态；

判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路5退出休眠状态；

所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

可选地，所述控制电路5接收包含休眠时间的指令之前，还包括：

设置于主板2上的现场可编程逻辑门阵列FPGA 9过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；

主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的控制电路5发送所述包含休眠时间的指令。

第三方面，本发明实施例提供一种基站射频单元的休眠唤醒方法，基于如第一方面所述的基站射频单元，包括：

所述电源管理芯片或单片机7接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述电源管理芯片或单片机7进入定时唤醒的休眠状态；

判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机7退出休眠状态；

所述电源管理芯片或单片机7唤醒控制电路5；

所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

可选地，所述电源管理芯片或单片机7接收包含休眠时间的指令之前，还包括：

设置于主板2上的现场可编程逻辑门阵列FPGA 9通过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；

主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的电源管理芯片或单片机7发送所述包含休眠时间的指令。

第四方面，本发明实施例提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第二方面或第三方面所提供的基站射频单元的休眠唤醒方法的步骤。

第五方面，本发明实施例提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第二方面或第三方面所提供的基站射频单元的休眠唤醒方法的步骤。

本发明实施例提供的基站射频单元及其休眠唤醒方法，通过在基站射频单元的电源板上增加一个功率较小的DC/DC变换电路，在电源板的控制电路进行休眠和定时唤醒操作时为其供电，大幅降低了基站射频单元在休眠状态下的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有基站射频单元的组成框图；

图2为本发明实施例提供的基站射频单元的组成框图；

图3为本发明实施例提供的控制电路的供电来源示意图；

图4为本发明实施例提供的基站射频单元的组成框图；

图5为本发明实施例提供的电源管理芯片或单片机的供电来源示意图；

图6为本发明实施例提供的基站射频单元的休眠唤醒方法的流程示意图；

图7为本发明实施例提供的基站射频单元的休眠唤醒方法的流程示意图；

图8为本发明实施例提供的电子设备的实体结构示意图；

附图标记说明：1——电源板，2——主板，3——整流滤波电路，4——第一DC/DC变换电路，5——控制电路，6——监控信号线，7——电源管理芯片或单片机，8——主处理器，9——FPGA，10——收发信机，11——功放，12——滤波器，13——电源，14——专用总线和控制线，15——光纤接口，16——供电线，17——第二DC/DC变换电路。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是现有基站射频单元的组成框图。基站射频单元包括电源板1、主板2和滤波器12。

其中，电源板1主要包括整流滤波电路3、第一DC/DC变换电路4、控制电路5等。控制电路5通过监控信号线6管理第一DC/DC变换电路4，并控制所述第一DC/DC变换电路4产生主板2需要的电源13。控制电路5一般内置专用的电源管理芯片或单片机7，除了监控第一DC/DC变换电路4之外，还可有电源板的保护、信息管理以及与主板间的通信和控制等功能。

主板2主要包括主处理器8、FPGA 9、收发信机10和功放11。其中，主处理器8、FPGA 9和功放11是基站射频单元功耗最大的部件。主处理器8一般通过专用总线和控制线14与电源板1互联。主板2的FPGA 9通过光纤接口15与上级管理设备BBU(Building Base band Unit，基带处理单元)互联，被BBU管控。

基站射频单元(AAU/RRU)进入休眠节能后的唤醒方式有外部触发唤醒和定时唤醒两种。外部触发唤醒是由BBU给AAU/RRU下发指令，使AAU/RRU从休眠状态唤醒并进入工作状态。下发指令是通过光纤传给FPGA 9的，然后FPGA 9再唤醒主处理器8。处理器8唤醒后，管理整个AAU/RRU重新进入工作状态。所以在触发唤醒状态下，处理器8、FPGA 9都不能断电，电源板1处于供电状态。

定时唤醒一般是由主板2上的处理器8进入休眠状态，在计时结束后从休眠状态进入工作状态。在此期间，FPGA 9、收发信机10、功放11全部断电，处理器8不能断电，电源板1也处于供电状态。

所以在目前的休眠唤醒方案下，电源板1始终处于供电状态。第一DC/DC变换电路4一般自身就有十瓦左右的静态功耗，再加上主板处理器8、FPGA 9以及部分外围电路，AAU整机在休眠状态下的功耗至少十多瓦。

为了降低基站射频单元在休眠状态下的功耗，本发明实施例提出一种新的基站射频单元。

图2为本发明实施例提供的基站射频单元的组成框图，包括：电源板1、主板2和滤波器12，

所述电源板1包括整流滤波电路3、第一DC/DC变换电路4、控制电路5和第二DC/DC变换电路17，所述第二DC/DC变换电路17的输入端连接所述整流滤波电路3的输出端，所述第二DC/DC变换电路17的输出端连接所述控制电路5；

其中，所述第一DC/DC变换电路4的功率大于所述第二DC/DC变换电路17的功率。

具体地，所述控制电路5通过监控信号线6控制所述第一DC/DC变换电路4产生所述主板2需要的电源13。为了降低基站射频单元在休眠状态下的功耗，本发明实施例通过电源板1上的控制电路5来实现休眠和定时唤醒功能，在休眠状态下，关断电源板1上的第一DC/DC变换电路4，从而使主板2完全断电；定时结束后，重新恢复第一DC/DC变换电路4的工作并给主板2重新上电工作。

在传统方案下，在基站视频单元正常工作时，所述第一DC/DC变换电路4产生所述主板2需要的电源13之外，还为控制电路5提供电源，即控制电路5是由大功率的第一DC/DC变换电路4供电的。这种方式下，一旦第一DC/DC变换电路4断电，控制电路5也无法工作。

为了保证电源板2上的控制电路5在第一DC/DC变换电路4关断后仍然能工作，控制电路5的电源需要直接来自输入电源侧，这就需要第二DC/DC变换电路17，以将输入的较高电压(一般在48V以上)转变成单片机需要的低电压(一般为3.3V)。

图3为本发明实施例提供的控制电路5的供电来源示意图。在休眠状态下，针对控制电路5来说，第二DC/DC变换电路17的最大输出功率达在1瓦就足够。控制电路5的休眠功耗可在一毫瓦以下，基本可忽略。此时基站射频单元的功耗主要就是输入线路及其静态损耗，一般不超过1W。所以大大降低了基站射频单元整机的休眠功耗。

值得说明的是，由于第二DC/DC变换电路17为休眠状态下的控制电路5供电，且为了降低基站射频单元在休眠状态下的功耗，因此，第二DC/DC变换电路17的功率小于第一DC/DC变换电路4的功率。

在一个实施例中，第二DC/DC变换电路17的功率可以是微功率的DC/DC变换器，例如，最大输出功率为1瓦的微功率的DC/DC变换器，微功率的DC/DC变换器远小于第一DC/DC变换电路4的功率。

在一个实施例中，所述主板2包括主处理器8、FPGA 9、收发信机10和功放11，所述主处理器8通过专用总线和控制线14与电源板1互联，所述FPGA 9通过光纤接口15与基带处理单元BBU连接。

本发明实施例提供的基站射频单元，通过增加了一个功率较小的DC/DC变换电路，在进入休眠状态时为电源板上的控制电路供电，可大幅降低休眠状态下的功耗。

进一步地，在上述实施例的基础上，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述控制电路5在基站射频单元处于休眠状态时需要的电源。

具体地，在基站射频单元处于休眠状态时，所述第一DC/DC变换电路4被关断，即处于断路状态，由第二DC/DC变换电路17为控制电路供电，即整流滤波电路3引入输入电源，对所述输入电源进行整流滤波，所述整流滤波电路3的输出端连接所述第二DC/DC变换电路17，所述第二DC/DC变换电路17对所述整流滤波电路3输出的电源进行变换后，产生所述控制电路5在基站射频单元处于休眠状态时需要的电源。

需要说明的是，在传统方案中，基站射频单元处于正常工作状态时，所述整流滤波电路3引入输入电源，并经所述第一DC/DC变换电路4进行变换后，产生所述控制电路5在基站射频单元处于正常工作状态时需要的电源，其中，所述第一DC/DC变换电路4通过供电线16为所述控制电路5供电。在本发明实施例中，控制电路5可以一直由第二DC/DC变换电路4供电，这样设计的好处在于，可以简化设计，无须切换供电通道，从而降低硬件成本，且由于第二DC/DC变换电路4功耗较小，对基站射频单元的整体功耗影响不大。

当基站射频单元处于正常工作状态时，控制电路5由第二DC/DC变换电路4供电，从而在基站射频单元进入休眠状态时，无须切换供电通道，可以降低硬件成本；当基站射频单元从休眠状态恢复到正常工作状态时，由第二DC/DC变换电路4继续为控制电路供电。

本发明实施例提供的基站射频单元，通过增加了一个功率较小的DC/DC变换电路，在进入休眠状态时为电源板上的控制电路供电，可大幅降低休眠状态下的功耗。

进一步地，在上述实施例的基础上，所述控制电路5内置电源管理芯片或单片机7，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述电源管理芯片或单片机7在基站射频单元处于休眠状态时需要的电源。

具体地，为了降低基站射频单元在休眠状态下的功耗，本发明实施例通过控制电路5内置的电源管理芯片或单片机7来实现休眠和定时唤醒功能，在休眠状态下，关断电源板1上的第一DC/DC变换电路4，从而使主板2完全断电；定时结束后，重新恢复第一DC/DC变换电路4的工作并给主板2重新上电工作。

在传统方案下，控制电路5以及电源管理芯片或单片机7是由大功率的第一DC/DC变换电路4供电的。这种方式下，一旦第一DC/DC变换电路4断电，电源管理芯片或单片机7也无法工作。

为了保证电源板2上的电源管理芯片或单片机7在第一DC/DC变换电路4关断后仍然能工作，电源管理芯片或单片机7的电源需要直接来自输入电源侧，这就需要一个微功率的第二DC/DC变换电路17，以将输入的较高电压(一般在48V以上)转变成单片机需要的低电压(一般为3.3V)。图4为本发明实施例提供的基站视频单元的组成框图，图5为本发明实施例提供的电源管理芯片或单片机的供电来源示意图。在休眠状态下，针对电源管理芯片或单片机7来说，第二DC/DC变换电路17的最大输出功率达在1瓦就足够。电源管理芯片或单片机7的休眠功耗可在一毫瓦以下，基本可忽略。此时基站射频单元的功耗主要就是输入线路及其静态损耗，一般不超过1W。所以大大降低了基站射频单元整机的休眠功耗。

值得说明的是，由于第二DC/DC变换电路17为休眠状态下的电源管理芯片或单片机7供电，且为了降低基站射频单元在休眠状态下的功耗，因此，第二DC/DC变换电路17的功率小于第一DC/DC变换电路4的功率。

在一个实施例中，第二DC/DC变换电路17的功率可以是微功率的DC/DC变换器，例如，最大输出功率为1瓦的微功率的DC/DC变换器，微功率的DC/DC变换器远小于第一DC/DC变换电路4的功率。

本发明实施例提供的基站射频单元，通过增加了一个功率较小的DC/DC变换电路，在进入休眠状态时为电源板上的电源管理芯片或单片机供电，可大幅降低休眠状态下的功耗。

基于上述各实施例所述的基站射频单元，本发明实施例提供一种基站射频单元的休眠唤醒方法，如图6所示，包括：

步骤100、所述控制电路5接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述控制电路5进入定时唤醒的休眠状态；

具体地，控制电路5接收包含休眠时间的指令，通过监控信号线6关断第一DC/DC变换电路4，即，控制电路5控制第一DC/DC变换电路4不再对外输出电源，主板2就会完全掉电，不会再有功率消耗。

包含休眠时间的指令可以是携带休眠时间的休眠指令，也可以是休眠指令和包含休眠时间的消息。

控制电路5关断第一DC/DC变换电路4后，需要将电源板1的功耗降至最低，控制电路5关断电源板1上的除整流滤波电路3、第二DC/DC变换电路17以外的其他元器件后，整流滤波电路3引入输入电源，并经第二DC/DC变换电路17产生所述控制电路5此时需要的电源，控制电路5自身进入定时唤醒的休眠状态。

步骤101、判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路5退出休眠状态；

具体地，控制电路5进入休眠状态时，控制电路5内部的时钟定时器处于工作状态，若所述休眠时间达到，则控制电路5从休眠状态退出，进入工作状态，否则继续处于休眠状态。

步骤102、所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

具体地，休眠结束时，所述控制电路5通过监控信号线6控制所述第一DC/DC变换电路4进入工作状态，第一DC/DC变换电路4输出主板2需要的电源。

需要说明的是，控制电路5可以由第一DC/DC变换电路4供电，也可以由第二DC/DC变换电路17供电。

本发明实施例提供的基站射频单元的休眠唤醒方法，由电源板的控制电路进行休眠和定时唤醒操作，进入休眠状态后，电源板的大功率DC/DC变换器停止工作，主板被完全断电，电源板上还处于带电状态的是控制电路和整流滤波等电源输入电路。其中控制电路在休眠状态下，功耗在毫瓦以下，基本可忽略。整个基站射频单元最大的功耗是电源输入路径上的静态功耗。所以整体功耗一般在1瓦以下。

进一步地，在上述实施例的基础上，所述控制电路5接收包含休眠时间的指令之前，还包括：

设置于主板2上的FPGA 9过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；

主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的控制电路5发送所述包含休眠时间的指令。

具体地，基带处理单元下发包含休眠时间的指令。基站包含两部分：基带处理单元(BBU)和射频单元(AAU或RRU)。基站射频单元受BBU的管理，当要进入定时休眠和唤醒时，BBU要给基站射频单元下发休眠指令，同时要告诉基站射频单元休眠多长时间。

主处理器8关断主板2上的各模块，主板2上有大量元器件，这些元器件都受主处理器8管理。所以主板2上各元器件需要由主处理器8按照一定顺序断电，这也是为了系统安全考虑，防止损坏某些部件。执行完此操作后，FPGA 9、收发信机10和功放11全部断电，基站射频单元与BBU的通信中断。

主处理器8在对主板2上的各模块做下断电处理后，就需要关断自身的电源，这就需要通知电源板1关断供电。所以主处理器8需要向电源板2的控制电路5发送休眠指令以及休眠多长时间的信息。

本发明实施例提供的基站射频单元的休眠唤醒方法，由电源板的控制电路完成休眠和定时唤醒操作，休眠过程中主板被完全断电，有效地降低了基站射频单元在休眠状态下的功耗。

基于上述各实施例所述的基站射频单元，本发明实施例提供一种基站射频单元的休眠唤醒方法，如图7所示，包括：

步骤200、所述电源管理芯片或单片机7接收包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述电源管理芯片或单片机7进入定时唤醒的休眠状态

具体地，所述电源管理芯片或单片机7接收包含休眠时间的指令，关断第一DC/DC变换电路4，关断第一DC/DC变换电路4后，第一DC/DC变换电路4不再对外输出电源，主板2就会完全掉电，不会再有功率消耗。

所述电源管理芯片或单片机7关断第一DC/DC变换电路4后，需要将电源板1的功耗降至最低，所述电源管理芯片或单片机7关断电源板1上的除整流滤波电路3、第二DC/DC变换电路17和控制电路5以外的其他元器件后，由第二DC/DC变换电路17为所述电源管理芯片或单片机7供电，电源管理芯片或单片机7自身进入休眠状态。

由于第二DC/DC变换电路17的功率小于第一DC/DC变换电路4，因此，休眠状态下功耗较低。

步骤201、判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机7退出休眠状态；

具体地，所述电源管理芯片或单片机7进入休眠状态后，内部时钟定时器处于工作状态，若所述休眠时间达到，则从休眠状态退出，进入工作状态。

步骤202、所述电源管理芯片或单片机7唤醒控制电路5；

步骤203、所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

具体地，所述控制电路5通过监控信号线6控制所述第一DC/DC变换电路4进入工作状态，第一DC/DC变换电路4输出主板2需要的电源，主板2进入工作状态。

本发明实施例提供的基站射频单元的休眠唤醒方法，由电源板的电源管理芯片或单片机进行休眠和定时唤醒操作，进入休眠状态后，电源板的大功率DC/DC变换器停止工作，主板被完全断电，电源板上还处于带电状态的是微处理器和整流滤波等电源输入电路。其中微处理器在休眠状态下，功耗在毫瓦以下，基本可忽略。整个基站射频单元最大的功耗是电源输入路径上的静态功耗。所以整体功耗一般在1瓦以下。

在上述实施例的基础上，所述电源管理芯片或单片机7接收包含休眠时间的指令之前，还包括：

设置于主板2上的FPGA 9通过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；

主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的电源管理芯片或单片机7发送所述包含休眠时间的指令。

具体地，基带处理单元下发包含休眠时间的指令。基站包含两部分：基带处理单元(BBU)和射频单元(AAU或RRU)。基站射频单元受BBU的管理，当要进入定时休眠和唤醒时，BBU要给基站射频单元下发休眠指令，同时要告诉基站射频单元休眠多长时间。

主处理器8关断主板2上的各模块，主板2上有大量元器件，这些元器件都受主处理器8管理。所以主板2上各元器件需要由主处理器8按照一定顺序断电，这也是为了系统安全考虑，防止损坏某些部件。执行完此操作后，FPGA 9、收发信机10和功放11全部断电，基站射频单元与BBU的通信中断。

主处理器8向电源板1的电源管理芯片或单片机7下发包含休眠时间的指令。主处理器8在对主板2的各模块做下断电处理后，就需要关断自身的电源，这就需要通知电源板1关断供电。所以主处理器8需要向电源板2的电源管理芯片或单片机7发送休眠指令以及休眠多长时间的信息。

本发明实施例提供的基站射频单元的休眠唤醒方法，由电源板的电源管理芯片或单片机完成休眠和定时唤醒操作，休眠过程中主板被完全断电，有效地降低了基站射频单元在休眠状态下的功耗。

图8为本发明实施例提供的电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)810、通信接口(Communications Interface)820、存储器(memory)830和通信总线840，其中，处理器810，通信接口820，存储器830通过通信总线840完成相互间的通信。处理器810可以调用存储在存储器830上并可在处理器810上运行的计算机程序，以执行上述各方法实施例所提供的基站射频单元的休眠唤醒方法，例如包括：所述控制电路5接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述控制电路5进入定时唤醒的休眠状态；判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路5退出休眠状态；所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

处理器810可以调用存储在存储器830上并可在处理器810上运行的计算机程序，以执行上述各方法实施例所提供的基站射频单元的休眠唤醒方法，例如包括：所述电源管理芯片或单片机7接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述电源管理芯片或单片机7进入定时唤醒的休眠状态；判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机7退出休眠状态；所述电源管理芯片或单片机7唤醒控制电路5；所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

此外，上述的存储器830中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例提供的基站射频单元的休眠唤醒方法，例如包括：所述控制电路5接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述控制电路5进入定时唤醒的休眠状态；判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路5退出休眠状态；所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例提供的基站射频单元的休眠唤醒方法，例如包括：所述电源管理芯片或单片机7接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述电源管理芯片或单片机7进入定时唤醒的休眠状态；判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机7退出休眠状态；所述电源管理芯片或单片机7唤醒控制电路5；所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。