多维数据流处理方法、装置、设备和存储介质与流程

1.本发明实施例涉及信号处理技术，尤其涉及一种多维数据流处理方法、装置、设备和存储介质。


背景技术：

2.随着信息时代、数字世界的到来，实时信号处理已成为一门极其重要的学科和技术领域，针对实时信号中的大量数据流的处理，尤其是针对实时信号中的多维数据流的处理越来越重要。
3.在实时信号处理的系统设计中，以增加数据传输率、处理大量数据流、匹配具有不同传输率的系统为目的而广泛使用fifo存储器，从而提高了系统性能。fifo存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。
4.目前，在存储多维数据流时，例如存储三维数据流时，均是将三维数据流沿z轴进行切片，对三维数据流进行降维，直至降到二维，以二维的形式来进行存储。
5.上述的技术方案，由于三维数据流已降至二维，当数据量很大，而fifo存储器的存储容量不能完全存储所有三维数据流时，函数体只能俘获到三维数据流的部分数据，即可能只能俘获到在同一个二维平面上的邻域数据，无法俘获到不同二维平面之间的邻域数据，因而不能充分利用第三个维度和前两个维度之间的数据的相关性，从而牺牲了很大一部分信号处理的质量。


技术实现要素：

6.本发明实施例提供一种多维数据流处理方法、装置、设备和存储介质，以实现在无须耗费大量硬件资源且保证信号质量的前提下对多维的大量数据流进行实时缓存。
7.第一方面，本发明实施例提供了一种多维数据流处理方法，该方法包括：
8.获取n维数据流，其中，n为大于或等于2的正整数；
9.依次将所述n维数据流中的信号数据写入n维存储空间，并在所述信号数据的写入过程中，对所述n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到所述n维数据流写入完成，其中，所述各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0010]
第二方面，本发明实施例还提供了一种多维数据流处理装置，该装置包括：
[0011]
n维数据流获取模块，用于获取n维数据流，其中，n为大于或等于2的正整数；
[0012]
数据写入模块，用于依次将所述n维数据流中的信号数据写入n维存储空间，并在所述信号数据的写入过程中，对所述n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到所述n维数据流写入完成，其中，所述各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0013]
第三方面，本发明实施例还提供了一种设备，该设备包括：
[0014]
一个或多个处理器；
[0015]
存储装置，用于存储一个或多个程序；
[0016]
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明实施例中任一所述的多维数据流处理方法。
[0017]
第四方面，本发明实施例还提供了包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行本发明实施例中任一所述的多维数据流处理方法。
[0018]
本发明实施例的技术方案，通过对n维存储空间的架构进行改进，预先设置环回周期，依次将获取的n维数据流中的信号数据写入n维存储空间，并在信号数据的写入过程中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到n维数据流写入完成，改善了传统n维存储空间在对n维数据流进行处理时的不足，实现在无须耗费大量硬件资源且保证信号质量的前提下对多维的大量数据流进行实时缓存的效果。
附图说明
[0019]
图1为本发明实施例一中的多维数据流处理方法的流程图；
[0020]
图2为本发明实施例一中的n维数据流与m维数据集合的对应关系的示意图；
[0021]
图3为本发明实施例一中的一维数据流写入一维fifo的逻辑框图分别在5个不同时钟周期的状态的示意图；
[0022]
图4为本发明实施例一中的一帧多维数据流沿z轴进行的二维切片示意图；
[0023]
图5为本发明实施例二中的多维数据流处理方法的流程图；
[0024]
图6为本发明实施例二中的关联n维数据流块的确定示意图；
[0025]
图7为本发明实施例三中的多维数据流处理方法的流程图；
[0026]
图8为本发明实施例三中的本发明实施例中的存储空间的位置调节示意图；
[0027]
图9为本发明实施例三中的现有技术中的存储空间的位置调节示意图；
[0028]
图10为本发明实施例三中的一维数据集合的示意图；
[0029]
图11为本发明实施例三中的一维数据集合为预先设置的预设数量的信号数据的确定示意图；
[0030]
图12是本发明实施例三中的本发明实施例的方案与现有技术方案对n维数据流存储后的示意图；
[0031]
图13是本发明实施例四中的多维数据流处理装置的结构示意图；
[0032]
图14是本发明实施例五中的一种设备的结构示意图。
具体实施方式
[0033]
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0034]
实施例一
[0035]
图1为本发明实施例一提供的多维数据量处理方法的流程图，本实施例可适用于在无须耗费大量硬件资源且保证信号质量的前提下，对多维的大量数据流进行实时缓存的
情况，该方法可以由多维数据量处理装置来执行，该多维数据量处理装置可以由软件和/或硬件来实现，该多维数据量处理装置可以配置在计算设备上，具体包括如下步骤：
[0036]
s110、获取n维数据流，其中，n为大于或等于2的正整数。
[0037]
示例性的，n维数据流可以但不限于是n维图像数据流、n维视频数据流、n维音频数据流、n维电能数据流。
[0038]
可选的，所述获取n维数据流，具体可以是基于n-1维排布方式的信号采集器阵列采集信号数据；将各信号采集器采集的信号数据基于信号采集器阵列的排布方式以及采集时间戳进行组合，形成n维数据流。
[0039]
示例性的，采集时间戳可以是信号采集器阵列采集信号数据的时间标识。
[0040]
以n维数据流为三维信号数据流为例，这里的信号可以是太阳能信号、风力信号等，将位于太阳能面板上的太阳能信号采集器阵列采集的二维太阳能信号，按太阳能信号采集器阵列排布方式，与太阳能信号的采集时间进行组合，即可形成三维太阳能信号数据流。
[0041]
s120、依次将n维数据流中的信号数据写入n维存储空间，并在信号数据的写入过程中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到n维数据流写入完成，其中，各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0042]
示例性的，n维存储空间可以是一个n维的可用于存储数据的存储器，例如，可以是一个n维先进先出队列(first input first output，fifo)空间。
[0043]
m维数据集合可以是在信号数据写入过程中，对n维存储空间中已完成写入的各维信号数据，这里的各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合，例如，当n为1时，则m为1；当n为2时，则m为1和2；当n为3时，则m为1、2和3。
[0044]
参考图2所述的n维数据流与m维数据集合的对应关系的示意图，图2以8*8*8的三维图像数据流为例，在图2中共罗列了此三维存储空间(例如三维fifo)的12张瞬态图，每个状态所对应的时钟周期＝(周期因子x)*(周期因子y)-1，根据上述计算公式，不难发现：图2中的第4张图与第5张图处于同一时刻，第8张图与第9张图处于同一时刻，但它们代表的含义不同。详细论述如下：
[0045]
(1)图2中的第1-4张图的过程为8*8*8的三维图像数据流中的第0、2、3、7个像素点分别在第0、2、3、7个时钟周期被依次压入第1个维度的fifo_00中。其中，图2中的第4张图中的第7个像素点在第7个时钟周期被压入第1个维度的fifo_00标志着第1个维度的首次数据加载的完成。
[0046]
(2)图2中的第5个图代表将(1)中所述的前8个像素点看作一个整体，即首枚“一维数据集合”开始对此三维fifo的第2个维度进行数据加载。图2中的第5-8张图的过程即为分别由第0～7、8～15、16～23、24～63个像素点构成的第0、1、2、7枚“一维数据集合”分别在第7、15、23、63个时钟周期被依次压入第2个维度的fifo_ox(fifo_00～07)中。其中，图2中的第8张图中的第7枚“一维数据集合”在第63个周期被压入fifo_0x(fifo_00～07)标志着第2个维度的首次数据加载的完成。
[0047]
(3)图2中的第9张图代表将(2)中所述的前8个“一维数据集合”(共64个像素点)看作一个整体，即首枚“二维数据集合”开始对此三维fifo的第3个维度进行数据加载。图2中
的第9-12张图的过程即为分别由第0～7、8～15、16～23、24～63个“一维数据集合”构成的第0、1、2、7枚“二维数据集合”分别在第55、127、199、271个时钟周期被依次压入第3个维度的fifo_xx(fifo_0x～7x)中。其中，图2中的第12张图中的第7枚“二维数据集合”在第271个周期被压入fifo_xx(fifo_0x～7x)标志着第3个维度的首次数据加载的完成。
[0048]
由上述可知，图2中的每个fifo_x均被称为“一维数据集合”，7枚“一维数据集合”合起来称为二维数据集合，7枚“二维数据集合”合起来称为“三维数据集合”，当7枚“二维数据集合”都写入完成后，标志着8*8*8的三维图像数据流写入完成。
[0049]
将n维数据流中的信号数据写入n维存储空间(n为fifo)的传统写入方式如下：
[0050]
先以一维数据流为例，图3为一维数据流写入一维fifo的逻辑框图分别在5个不同时钟周期的状态的示意图。图3中的第1张图中即将输入fifo缓存的数据流通过data_in端口进入fifo内部。数据流进入fifo经流水线准并行信号处理后将从data_out以同样的码流格式输出。此fifo在同一时刻可缓存一帧当中的3行数据。此fifo为四抽头输出。每个抽头均被缓存4拍，依次分别为ax0、ax1、ax2、ax3(其中：x＝0、1、2、3)。每个抽头的读使能开启时刻分别为0、3839、7679、11519。读使能开启后，fifo中的数据流一方面继续向右方压栈，另一方面被依次压入抽头下方的4个寄存器中。
[0051]
将一维数据流中的信号数据写入一维存储空间(n为fifo)的传统写入方式与本发明实施例的写入方式是一致，这里不做详细介绍。
[0052]
但在多维数据流写入多维存储空间时，传统写入方式与本发明实施例的方案不同。
[0053]
参考图4所述的一帧多维数据流沿z轴进行的二维切片示意图，这里以一帧1920*1920*1920的三维数据流为例，将1920*1920*1920的三维数据流以二维切片的方式对其进行降维，每个断片分别为0～3686399、3686400～7372799、7372800～11059199、
……
、7066828800～7070515199、7070515200～7074201599、7074201600～7077007999，这里可将每个断片看作1帧三维码流的二维子帧，并用上述的“将一维数据流中的信号数据写入一维存储空间”来进行处理。然而由于三维码流已降至二维，函数体只能俘获到在同一个二维平面上的邻域数据，无法俘获到不同二维平面之间的邻域数据，因而不能充分利用第3个维度和前两个维度之间的数据的相关性，从而牺牲了很大一部分信号处理的质量。
[0054]
本发明实施例的方案中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，这里各维数据集合均有其对应的预先设置的环回周期，通过对fifo的数据处理架构进行调整，预先设置环回周期，可在信号数据写入的过程中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，这样即可实现在无须耗费大量硬件资源且保证信号质量的前提下对多维的大量数据流进行实时缓存，改善了传统n维存储空间在对n维数据流进行处理时的不足。具体的环回过程在下面各实施例中进行详细介绍。
[0055]
需要说明的是，通过将n维数据流分别利用传统方式与本发明实施例的方案写入n维存储空间中，可得到如表1所示的效果比对结果，通过表1可看到，通过本发明实施例的方式，将n维数据流写入n维存储空间中，改善了传统n维存储空间在对n维数据流进行处理时的不足，实现在无须耗费大量硬件资源且保证信号质量的前提下对多维的大量数据流进行实时缓存的效果。
[0056][0057][0058]
本发明实施例的技术方案，通过对n维存储空间的架构进行改进，预先设置环回周期，依次将获取的n维数据流中的信号数据写入n维存储空间，并在信号数据的写入过程中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到n维数据流写入完成，改善了传统n维存储空间在对n维数据流进行处理时的不足，实现在无须耗费大量硬件资源且保证信号质量的前提下对多维的大量数据流进行实时缓存的效果。
[0059]
实施例二
[0060]
图5为本发明实施例二提供的多维数据流处理方法的流程图，本发明实施例与上述实施例中各个可选方案可以结合。在本发明实施例中，可选地，在所述在依次将所述n维数据流中的信号数据写入n维存储空间之前，该方法还包括：将所述n维数据流进行分块处理，得到多块n维数据流块。相应的，所述依次将所述n维数据流中的信号数据写入n维存储空间，包括：对于任一n维数据流块，依次将当前n维数据流块中的信号数据写入n维存储空间。
[0061]
如图5所示，本发明实施例的方法具体包括如下步骤：
[0062]
s210、获取n维数据流，其中，n为大于或等于2的正整数。
[0063]
s220、将n维数据流进行分块处理，得到多块n维数据流块。
[0064]
示例性的，n维数据流块可以是对n维数据流进行分块得到的。因为对于获取的n维数据流，在该n维数据流的数据量较大时，而n维存储空间的存储空间有限，无法将n维数据流中的所有信息数据都写入进行，因此需将n维数据流进行分块，得到多块n维数据流块，这样在将n维数据流写入n维存储空间时，可按多块n维数据流块的关联性将n维数据流块依次写入n维存储空间中。这样保证了将具有关联性的n维数据流可同时存储到n维存储空间中。
[0065]
需要说明的是，在对n维数据流进行分块时，可根据n维存储空间的存储空间进行
分块，例如，若n维存储空间仅能容纳300个信号数据，一帧为64*64*64的3维数据流无法完全存储到该n维存储空间中，则此时可将64*64*64的3维数据流分为8*8*8个8*8*8的3维数据流块。
[0066]
s230、对于任一n维数据流块，依次将当前n维数据流块中的信号数据写入n维存储空间。
[0067]
示例性的，当前n维数据流块可以是当前进行信号数据写入的n维数据流块。
[0068]
在将多块n维数据流块中的信号数据依次写入n维存储空间中时，要根据各n维数据流块的关联性进行存储。这样才可将具有关联性的n维数据流存储到n维存储空间中。
[0069]
可选的，对于任一n维数据流块，依次将当前n维数据流块中的信号数据写入n维存储空间，具体可以是：确定与当前n维数据流块具有相关性的关联n维数据流块；将当前n维数据流块与关联n维数据流块同步写入n维存储空间。
[0070]
示例性的，关联n维数据流块可以是与当前n维数据流块具有相关性的n维数据流块。
[0071]
若某一n维数据流块为当前n维数据流块，则需先确定与其具有相关性的关联n维数据流块，具体的确定方式可以是：提取当前n维数据流块中的任一原信号数据，基于原信号数据的坐标信息和数据流块的维度数n，确定关联信号数据的坐标信息，其中，关联信号数据的坐标信息为原信号数据的坐标信息中至少一个坐标值与2n进行加/减运算得到；将关联信号数据所在的n维数据流块确定为关联n维数据流块。
[0072]
示例性的，以n维数据流块为三维数据流块为例，参考图6所述的关联n维数据流块的确定示意图。图6中的结构块代表三维数据流，其中，a为当前三维数据流块，选取a中的任一原信号数据，将a中的信号数据的坐标信息中至少一个坐标值，例如可以是a中最边界的信号数据的坐标值与23进行加/减运算得到，例如，若a最右上角的信号数据的坐标值为(1,1,1)，则将该坐标值与23进行加/减运算，得到坐标值(8,8,8)，则该坐标值所对应的信号数据所在的三维数据流块为a的关联三维数据流块，即图6中的b、c和d均为与a具有相关性的为关联n维数据流块。
[0073]
确定了与当前n维数据流块具有相关性的关联n维数据流块后，可将当前n维数据流块和关联n维数据流块同步写入n维存储空间中。这样确保写入n维存储空间的数据流是具有相关性的数据流，实现了在无须耗费大量硬件资源且保证信号质量的前提下多维的大量数据流进行实时缓存的效果。
[0074]
s240、在信号数据的写入过程中，对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到n维数据流写入完成，其中，各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0075]
本发明实施例的技术方案，通过将n维数据流进行分块处理，得到多块n维数据流块，对于任一n维数据流块，依次将当前n维数据流块中的信号数据写入n维存储空间，这样在将n维数据流写入n维存储空间时，可按多块n维数据流块的关联性将n维数据流块依次写入n维存储空间中。这样保证了将具有关联性的n维数据流可同时存储到n维存储空间中。
[0076]
实施例三
[0077]
图7为本发明实施例三提供的多维数据流处理方法的流程图，本发明实施例与上述实施例中各个可选方案可以结合。在本发明实施例中，可选地，所述依次将当前n维数据
流块中的信号数据写入n维存储空间，包括：在对第n维存储空间的写入过程中，根据数据流中信号数据的写入顺序依次写入当前的m维存储空间中，当当前的m维存储空间完成写入时，调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入，其中，当前的m维存储空间属于第n维存储空间。所述对n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，包括：根据m维数据集合的环回周期，控制m-1维数据集合的存储位置进行环形变化，其中，一维数据集合为包括第一预设数量的信号数据，第二预设数量的m-1维数据集合组成m维数据集合。在n维数据流写入完成之后，所述方法还包括：对n维存储空间中写入的信号数据进行压缩、编码、特征提取中的至少一项处理。
[0078]
如图7所示，本发明实施例的方法具体包括如下步骤：
[0079]
s310、获取n维数据流，其中，n为大于或等于2的正整数。
[0080]
s320、将n维数据流进行分块处理，得到多块n维数据流块。
[0081]
s330、对于任一n维数据流块，在对第n维存储空间的写入过程中，根据数据流中信号数据的写入顺序依次写入当前的m维存储空间中，当当前的m维存储空间完成写入时，调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入，其中，当前的m维存储空间属于第n维存储空间。
[0082]
示例性的，在将任一n维数据流块写入n维存储空间时，在对第n维存储空间的写入过程中，根据数据流中信号数据的写入顺序，依次写入当前的m维存储空间中，当当前的m维存储空间完成写入时，根据预设的环回规则，调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入。这样可实现了将具有关联性的n维数据流写入n维存储空间的效果。
[0083]
可选的，所述调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入，包括：将第n维存储空间中当前尾部位置处未写入的m维存储空间作为下一环回的m维存储空间；将下一环回的m维存储空间调节至第n维存储空间中头部位置，并对其他各m维存储空间的位置进行顺序调节，其中，各m维存储空间包括m为[1,n-1]区间中各个整数数值对应的m维存储空间的集合。
[0084]
示例性，以当前数据流块为8*8*8的信号数据，n维存储空间为n维fifo为例，当对第2存储空间的写入过程中，将第2存储空间的信号数据写入1存储空间中，形如图2中的n维数据流与m维数据集合的对应关系，这里的n维存储空间与m维存储空间与图2的对应关系一致，预设数量的m维存储空间组合在一起形成n维存储空间。
[0085]
参考图8所述的本发明实施例中的存储空间的位置调节示意图，以当前数据流块为8*8*8的信号数据，n维存储空间为n维fifo为例，图中fifo-0-fifo-7分别代表m维存储空间中的不同的存储空间。
[0086]
如图8中的a图所示，当信号数据写入fifo中之前，fifo-0-fifo-7的排布顺序为fifo-7-fifo-0。当开始将当前8*8*8的三维数据流块中的第一信号数据“0”写入三维fifo中第一个存储空间fifo-0时，fifo-0从末尾移到最开头位置，fifo-7-fifo-1依次顺位往下移，如图8中的b图所示。8*8*8的三维数据流块中的第一信号数据“0”写入三维fifo中第一个存储空间fifo-0中后，数据“1”输入时，将“0”向前推，“1”进入右上角位置，如图8中的c图所示，数据写入时，都是从右上角写入。在第一个存储空间fifo-0进行写入的过程中，将当前顺序中尾部位置处未写入的fifo-1这个存储空间作为下一环回的存储空间，当fifo-0这个存储空间中的存储空间填充完后，将下一环回的存储空间fifo-1调节至fifo-0这个存储
空间的头部位置，并将其他的fifo-7-fifo-2依次顺位往下移，如图8中的d图所示。依次类推，直至将当前8*8*8的三维数据流块完成写入该三维fifo中。
[0087]
此外，在fifo-0-fifo-7这几个存储空间之间进行环回的过程中，fifo-0-fifo-7中各存储空间内部也在进行环回，如图8中的d图所示，当第9个信号数据“8”开始写入fifo-1这个存储空间时，fifo-0这个存储空间中“0-7”这8个信号数据也在进行环回，当信号数据“8”写入fifo-1这个存储空间时，fifo-0这个存储空间中的信号数据“0”环回到fifo-0这个存储空间的尾部位置，信号数据“1-7”依次往前移动，当信号数据“9”写入fifo-1这个存储空间时，fifo-0这个存储空间中的信号数据“1”环回到fifo-0这个存储空间的尾部位置，信号数据“2-7”依次往前移动。依次类推，直至fifo-1这个存储空间被填充完。
[0088]
在现有技术中，参考图9中的现有技术中的存储空间的位置调节示意图，如图9中的a图所示，当信号数据写入fifo中之前，fifo-0-fifo-7的排布顺序为fifo-7-fifo-0。当开始将当前8*8*8的三维数据流块中的第一信号数据“0”写入三维fifo中第一个存储空间fifo-0时，fifo-0-fifo-7的排布顺序维持不变，依次将“0-7”这8个信号数据写入fifo-0这个存储空间中，如图9中的b图所示,这里数据写入时，也同图8一样，都是从右上角写入。当fifo-0这个存储空间中的存储空间填充完后，继续将“8-15”这8个信号数据写入时，在此过程中，还是在fifo-0中写入，每写入一个数据，fifo-0中的最先进去的数据就会先移到下一存储空间中，即当“8”写入时，“0”被推入fifo-1中最后位置处，当“9”被写入时，“1”被推入fifo-1中的最后位置处，“0”向前移，依次类推，但fifo-0-fifo-7的排布顺序维持不变，如图9中的c图所示。依次类推，直至将8*8*8的三维数据流写入该三维fifo中。
[0089]
本发明实施例中的这种环回方式，可将具有关联性的n维数据流写入n维存储空间中。
[0090]
s340、在信号数据的写入过程中，根据m维数据集合的环回周期，控制m-1维数据集合的存储位置进行环形变化，其中，一维数据集合包括第一预设数量的信号数据，第二预设数量的m-1维数据集合组成m维数据集合。
[0091]
示例性的，第一预设数量可以是预先设置的1维数据集合的数量。
[0092]
第二预设数量可以是预先设置的m-1维数据集合的数量。
[0093]
当m大于等于2时，以m为3为例，若数据流块为8*8*8的数据流块，当按上述s330中的方式将8*8*8的三维数据集合中的信号数据“0-63”的8枚一维数据集合写入完成后，形成如图10所述的一维数据集合的示意图，这8枚一维数据集合看成一个组合，形成首个二维数据集合，即预设数量的m-1维数据集合组成m维数据集合。
[0094]
当将8枚一维数据集合看成一个组合，形成首个二维数据集合后，依次进行“64-127”这几个信号数据的写入。当“64-127”这个二维数据集合在进行上述s330中的方式写入n维fifo中时，8枚一维数据集合“0-63”还在其各自的存储位置处进行环形变化，并未停止环回。也就是说，当前进行环回的二维数据集合，还控制着前面已完成写入的一维数据集合在其存储位置处进行环形变化。
[0095]
需要说明的是，参考图11所述一维数据集合为预先设置的预设数量的信号数据的确定示意图，以n维数据流为“0-7”8个信号数据组成的一维数据流为例，这里的第一预设数量即为8，即“0-7”这8个信号数据。此时，m为1，就只有1维数据集合时，1维数据集合即为预先设置的预设数量的信号数据，如图11所示，该fifo-0中的1维数据集合为“0-7”这8个信号
数据。
[0096]
需要说明的是，这里的m维数据集合的环回周期为m-1维数据集合的写入周期，所述1维数据集合的环回周期为一个信号数据的写入周期。例如，以m为3为例，若数据流块为8*8*8的数据流块，当8*8*8的三维数据集合中的信号数据“0-63”的8枚一维数据集合写入完成后，这8枚一维数据集合看成一个组合，形成首个二维数据集合，这个二维数据集合的环回周期即为其在写入过程中的写入周期，而其在写入时，是一维数据集合，8个一维数据集合组成了这个二维数据集合。因此，这个二维数据集合的环回周期即为一维数据集合的写入周期。1维数据集合的环回周期即为一个信号数据的写入周期。
[0097]
这样将具有关联性的n维数据流写入n维存储空间中，并在n维存储空间处于一起，以便后续对具有关联性的n维数据流进行计算。
[0098]
s350、对n维存储空间中写入的信号数据进行压缩、编码、特征提取中的至少一项处理。
[0099]
示例性的，在将n维数据流写入n维存储空间后，可根据用户需求，对n维存储空间中写入的信号数据进行压缩、编码和特征提取中的至少一项处理。
[0100]
参考图12所述的本发明实施例的方案与现有技术方案对n维数据流存储后的示意图，图12中是以n＝2，单帧信号数据为8*8的二维数据流，分块大小为4*4的二维数据流块为例，从图12中可以看到，信号数据5、6、7、20、
……
、33、34、35、48是具有相关性的，同样的，20-31、48-51是具有相关性的，经过上述本发明实施例的存储方式后，可将具有相关性的信号数据存储在一起，例如，都存储在一个矩形中，比如，5、6、7、20、
……
、33、34、35、48所围成的矩形，20-31、48-51围成的矩形等。这样在特征提取时，可很方便的将具有相关性的信号数据提取出来，进行后续计算，若利用现有技术方案，则可看到，具有相关的数据并不在一起，甚至距离较远，这样就无法很好的将具有相关性的信号数据提取出来。造成后续计算困难。
[0101]
通过上述方式将n维数据流写入n维存储空间中，这样提取出来的特征为具有相关性的信号数据，以便后续对具有相关性的信号数据进行计算处理。
[0102]
需要说明的是，对n维存储空间中写入的信号数据进行压缩、编码、特征提取中的至少一项处理，也可以是在将n维数据流写入n维存储空间的过程中进行的。这里不做限定。
[0103]
本发明实施例的技术方案，通过对于任一n维数据流块，在对第n维存储空间的写入过程中，根据数据流中信号数据的写入顺序依次写入当前的m维存储空间中，当当前的m维存储空间完成写入时，调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入，这样可实现了将具有关联性的n维数据流写入n维存储空间的效果。在信号数据的写入过程中，根据m维数据集合的环回周期，控制m-1维数据集合的存储位置进行环形变化，对n维存储空间中写入的信号数据进行压缩、编码、特征提取中的至少一项处理，这样将具有关联性的n维数据流写入n维存储空间中，并在n维存储空间处于一起，以便后续对具有关联性的n维数据流进行计算。
[0104]
实施例四
[0105]
图13为本发明实施例四提供的多维数据流处理装置的结构示意图，如图13所示，该装置包括：n维数据流获取模块31和数据写入模块32。
[0106]
其中，n维数据流获取模块31，用于获取n维数据流，其中，n为大于或等于2的正整
数；
[0107]
数据写入模块32，用于依次将所述n维数据流中的信号数据写入n维存储空间，并在所述信号数据的写入过程中，对所述n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到所述n维数据流写入完成，其中，所述各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0108]
在上述实施例的技术方案的基础上，该装置还包括：
[0109]
分块模块，用于将所述n维数据流进行分块处理，得到多块n维数据流块。
[0110]
在上述实施例的技术方案的基础上，数据写入模块32包括：
[0111]
第一数据写入单元，用于对于任一n维数据流块，依次将当前n维数据流块中的信号数据写入n维存储空间，并在所述信号数据的写入过程中，对所述n维存储空间中已完成写入的各m维数据集合基于对应的环回周期进行环回，直到所述n维数据流写入完成，其中，所述各m维数据集合包括m为[1,n-1]区间中各个整数数值对应的m维数据集合。
[0112]
在上述实施例的技术方案的基础上，数据写入模块32还包括：
[0113]
关联n维数据流块确定单元，用于确定与当前n维数据流块具有相关性的关联n维数据流块；
[0114]
第二数据写入单元，用于将所述当前n维数据流块与所述关联n维数据流块同步写入所述n维存储空间。
[0115]
在上述实施例的技术方案的基础上，关联n维数据流块确定单元具体用于：
[0116]
提取所述当前n维数据流块中的任一原信号数据，基于所述原信号数据的坐标信息和数据流块的维度数n，确定关联信号数据的坐标信息，其中，所述关联信号数据的坐标信息为原信号数据的坐标信息中至少一个坐标值与2n进行加/减运算得到；
[0117]
将所述关联信号数据所在的n维数据流块确定为关联n维数据流块。
[0118]
在上述实施例的技术方案的基础上，第一数据写入单元包括：
[0119]
存储空间调节子单元，用于对于任一n维数据流块，在对第n维存储空间的写入过程中，根据数据流中信号数据的写入顺序依次写入当前的m维存储空间中，当所述当前的m维存储空间完成写入时，调节各m维存储空间的位置，并对下一环回的m维存储空间进行写入，其中，所述当前的m维存储空间属于所述第n维存储空间。
[0120]
在上述实施例的技术方案的基础上，存储空间调节子单元具体用于：
[0121]
将所述第n维存储空间中当前尾部位置处未写入的m维存储空间作为下一环回的m维存储空间；
[0122]
将所述下一环回的m维存储空间调节至所述第n维存储空间中头部位置，并对其他各m维存储空间的位置进行顺序调节，其中，所述各m维存储空间包括m为[1,n-1]区间中各个整数数值对应的m维存储空间的集合。
[0123]
在上述实施例的技术方案的基础上，第一数据写入单元还包括：
[0124]
环回控制子单元，用于根据m维数据集合的环回周期，控制所述m-1维数据集合的存储位置进行环形变化，其中，一维数据集合包括第一预设数量的信号数据，第二预设数量的m-1维数据集合组成m维数据集合。
[0125]
可选的，所述m维数据集合的环回周期为m-1维数据集合的写入周期，其中，一维数据集合的环回周期为一个信号数据的写入周期。
[0126]
在上述实施例的技术方案的基础上，n维数据流获取模块31具体用于：
[0127]
基于n-1维排布方式的信号采集器阵列采集信号数据；
[0128]
将各信号采集器采集的信号数据基于信号采集器阵列的排布方式以及采集时间戳进行组合，形成n维数据流。
[0129]
可选的，所述n维数据流包括：n维图像数据流、n维视频数据流、n维音频数据流、n维信号数据流。
[0130]
可选的，所述n维存储空间为n维先进先出队列空间。
[0131]
在上述实施例的技术方案的基础上，该装置还包括：
[0132]
数据处理模块，用于对所述n维存储空间中写入的信号数据进行压缩、编码、特征提取中的至少一项处理。
[0133]
本发明实施例所提供的多维数据流处理装置可执行本发明任意实施例所提供的多维数据流处理方法，具备执行方法相应的功能模块和有益效果。
[0134]
实施例五
[0135]
图14为本发明实施例五提供的一种设备的结构示意图，如图14所示，该设备包括处理器70、存储器71、输入装置72和输出装置73；设备中处理器70的数量可以是一个或多个，图14中以一个处理器70为例；设备中的处理器70、存储器71、输入装置72和输出装置73可以通过总线或其他方式连接，图14中以通过总线连接为例。
[0136]
存储器71作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的多维数据流处理方法对应的程序指令/模块(例如，n维数据流获取模块31和数据写入模块32)。处理器70通过运行存储在存储器71中的软件程序、指令以及模块，从而执行设备的各种功能应用以及数据处理，即实现上述的多维数据流处理方法。
[0137]
存储器71可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器71可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器71可进一步包括相对于处理器70远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
[0138]
输入装置72可用于接收输入的数字或字符信息，以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置73可包括显示屏等显示设备。
[0139]
实施例六
[0140]
本发明实施例六还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种多维数据流处理方法。
[0141]
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的多维数据流处理方法中的相关操作。
[0142]
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的
部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(read-only memory,rom)、随机存取存储器(random access memory,ram)、闪存(flash)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
[0143]
值得注意的是，上述多维数据流处理装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
[0144]
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。