数据存储设备及其操作方法与流程

数据存储设备及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年4月27日向韩国知识产权局提交的申请号为10
‑
2020
‑
0050851的韩国申请的优先权，其通过引用整体并入本文。
技术领域
3.各个实施例总体上涉及一种半导体集成设备，并且更特别地，涉及一种数据存储设备及其操作方法。


背景技术：

4.数据存储设备连接到主机，并且在主机的请求下执行数据输入/输出操作。
5.数据存储设备可以使用易失性或非易失性存储器设备作为存储介质。
6.非易失性存储器装置的一个示例是闪速存储器。对于闪速存储器装置，通常在对数据进行编程之前执行擦除操作，并且编程单位(页面)不同于擦除单位(块)。
7.因此，在将频繁变化的热数据和不频繁变化的冷数据存储在实质上相同的存储器区域(页面或块)中的情况下，当更新热数据时，冷数据也被移动到另一存储器区域。
8.闪速存储器装置的寿命有限，即可以执行的编程和擦除操作的数量有限，因此闪速存储器的寿命可以取决于数据移动的频率。


技术实现要素：

9.在实施例中，一种数据存储设备，其可以包括：存储装置，包括第一区域和第二区域，每个区域包括多个存储块；以及控制器，被配置为在主机的请求下与存储装置交换数据。该控制器可以包括：数据分类组件，被配置为基于数据的连续性将存储装置中存储的数据的属性分类为热数据或冷数据，并且被配置为通过后台操作分别将热数据移动到第一区域并且将冷数据移动到第二区域。
10.在实施例中，一种操作数据存储设备的方法，该数据存储设备包括：存储装置，具有第一区域和第二区域，该第一区域和第二区域中的每个区域包括多个存储块；以及控制器，被配置为与存储装置交换数据，该方法包括：控制器选择具有待在存储装置中移动的数据的牺牲块的步骤；控制器确定数据移动原因的步骤；控制器确定待移动的数据的连续性的步骤；控制器基于数据移动的原因和连续性，将待移动的数据的属性分类为热数据或冷数据的步骤；以及通过后台操作分别将热数据移动到第一区域并且将冷数据移动到第二区域的步骤。
附图说明
11.图1是根据实施例的数据存储设备的示图。
12.图2是根据实施例的控制器的示图。
13.图3是根据实施例的数据分类组件的示图。
14.图4是根据实施例的数据存储设备的操作的流程图。
15.图5是示出根据实施例的数据存储设备的数据分类的示图。
16.图6是根据实施例的数据存储设备的操作的流程图。
17.图7是示出根据实施例的数据存储系统的示图。
18.图8和图9是示出根据实施例的数据处理系统的示图。
19.图10是示出根据实施例的包括数据存储装置的网络系统的示图。
20.图11是示出根据实施例的被包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
21.在下文中，将参照附图更详细地描述本技术的实施例。
22.图1是根据实施例的数据存储设备10的示图。
23.参照图1，根据实施例的数据存储设备10可以包括控制器110、存储装置120和缓冲存储器130。
24.控制器110可以响应于主机的请求来控制存储装置120。例如，控制器110可以响应于主机的写入请求，将数据编程在存储装置120中。此外，控制器110可以响应于主机的读取请求，向主机提供写入存储装置120中的数据。
25.存储装置120可以在控制器110的控制下写入数据或输出所写入的数据。存储装置120可以包括易失性或非易失性存储器设备。在实施例中，存储装置120可以使用从诸如以下各种非易失性存储器元件中选择的存储器元件来实施：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转移力矩磁性ram(stt
‑
mram)。
26.存储装置120可以包括多个非易失性存储器(nvm)121至12n，并且多个非易失性存储器121至12n中的每一个可以包括多个管芯、多个芯片或多个封装。另外，存储装置120可以用作在一个存储器单元中存储一位数据的单层单元或在一个存储器单元中存储多位数据的多层单元。
27.当数据存储设备10与主机协作来执行一系列写入或读取数据的操作时，缓冲存储器130用作能够临时存储数据的空间。尽管图1示出了缓冲存储器130设置在控制器110外部的实施例，但是在另一实施例中，缓冲存储器130可以设置在控制器110内部。
28.根据本技术的实施例的控制器110可以包括数据分类组件20。
29.数据分类组件20可以被配置为，当通过数据存储设备10的诸如后台操作的内部操作在存储装置120中移动数据时，基于数据移动的原因和所移动数据的特性，将数据分类为热数据或冷数据，并且将热数据和冷数据移动到物理上分开的区域。此处，数据移动的原因是指与数据移动相关的操作，诸如内务操作的类型，下面将提供与数据移动相关的操作的示例。因此，本技术的实施例可以基于与访问存储器相关联的特定操作来执行不同的处理。
30.在实施例中，数据分类组件20可以单独地管理被分类为冷数据的数据的逻辑地址。
31.当主机请求写入逻辑地址被分类为冷数据的数据时，数据分类组件20可以将请求写入的数据存储在冷数据存储区域中。当主机请求读取逻辑地址被分类为冷数据的数据
时，数据分类组件20可以将请求读取的数据高速缓存在缓冲存储器130中，并且将与在请求读取的逻辑地址之后的逻辑地址相对应的数据预取(预先读取)到缓冲存储器130中。另外，当请求读取的冷数据的读取频率等于或大于预定阈值时，数据分类组件20可以将所读取的数据和/或所预取的读取数据保持在缓冲存储器130中。
32.图2是根据实施例的控制器110的示图。
33.参照图2，根据实施例的控制器110可以包括：处理器111、主机接口(if)113、rom 1151、ram 1153、存储器接口(if)117、缓冲器管理器119和数据分类组件20。
34.处理器111可以被配置为将用于存储装置120的数据读取或写入操作的各种类型的控制信息传送到主机if 113、ram 1153、存储器if 117和缓冲器管理器119。在实施例中，处理器111可以根据针对数据存储设备10的各种操作提供的固件来操作。在实施例中，处理器111可以执行闪存转换层(ftl)的功能，以执行管理存储装置120的地址映射和内务操作，并且可以执行检测和校正从存储装置120中读取的数据的错误的功能等。
35.在实施例中，内务操作可以是诸如垃圾收集(gc)、损耗均衡(wl)、读取回收(rr)、后台媒体扫描(bgms)等的操作。
36.在闪速存储器设备中，为了更新与存储块的一些页面相对应的数据，对所请求更新的数据进行读取并更新，将更新后的数据写入空闲块，并且使存储更新之前的数据的页面无效。垃圾收集是指在包括一个或多个无效页面的块中布置有效数据并提供一些空闲块的操作。为了执行垃圾收集，可以选择包括无效页面的牺牲块，可以将牺牲块中的有效数据复制到空闲块，然后可以将牺牲块擦除并转换为空闲块。
37.损耗均衡是指均匀地管理作为整体的存储块的使用次数(编程和擦除次数)的操作。为了执行损耗均衡，可以将具有较少使用次数的牺牲块中的数据移动到具有较多使用次数的块。
38.由于诸如读取干扰和电荷泄漏的各种原因，闪速存储块中存储的数据的错误水平逐渐增加。读取回收是指将牺牲块中的数据移动到另一存储块以防止错误的操作。例如，可以在存储块中的错误水平达到预定水平之前执行读取回收操作。
39.后台媒体扫描是以预设周期来读取存储块中的数据以检查数据保留，并且将保留特性差的牺牲块中的数据移动到另一存储块的操作。
40.在下面的描述中，块可以指代包括多个页面的存储器区域或包括多个存储块的块组。
41.主机if 113可以提供用于从主机接收命令和时钟信号并在处理器111的控制下控制数据输入/输出的通信通道。特别地，主机if 113可以在主机和数据存储设备10之间提供物理连接。此外，主机if 113可以根据主机的总线格式来与数据存储设备10接口连接。主机的总线格式可以包括诸如以下的至少一种标准接口协议：安全数字、通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、个人计算机存储卡国际协会(pcmcia)、并行高级技术附件(pata)、串行高级技术附件(sata)、小型计算机系统接口(scsi)、串列scsi(sas)、外围组件互连(pci)、高速pci(pci
‑
e)和通用闪存(ufs)。
42.rom 1151可以存储控制器110的操作所需的编程代码，例如固件或软件，并且存储由编程代码使用的代码数据等。
43.ram 1153可以存储控制器110的操作所需的数据或由控制器110生成的数据。
44.存储器if 117可以提供用于控制器110和存储装置120之间的信号传输/接收的通信通道。存储器if 117可以在处理器111的控制下，将已经临时存储在缓冲存储器130中的数据写入存储装置120中。此外，存储器if 117可以将从存储装置120读取的数据传送到缓冲存储器130，以用于临时存储。
45.缓冲器管理器119可以被配置为管理每个缓冲存储器130的使用状态。在实施例中，缓冲器管理器119可以将缓冲存储器130划分为多个区域(槽)，并且分配或释放每个区域以临时存储数据。
46.在实施例中，响应于从存储装置120传输的编程完成信号，缓冲器管理器119可以释放高速缓存完成编程的数据的缓冲器区域(槽)。此外，缓冲器管理器119可以分配所释放的缓冲器区域，以存储从主机提供的新数据。在实施例中，缓冲器管理器119可以将从存储装置120读取的数据高速缓存在缓冲存储器130中，并且释放或保持高速缓存被传输到主机的数据的缓冲器区域(槽)。
47.数据分类组件20可以被配置为，当通过处理器111的内务操作而在存储装置120中移动数据时，基于数据移动的原因和所移动数据的特性，例如连续性程度或不连续性程度，将牺牲块中包括的数据的属性分类为热数据或冷数据，并且将热数据和冷数据移动到物理上分开的区域。
48.图3是根据实施例的数据分类组件20的示图。
49.参照图3，数据分类组件20可以包括权重设置组件210、数据特性分析器220、属性分类器230和布隆过滤器240。布隆过滤器是一种可用于测试特定元素是否属于集合的概率数据结构。
50.在实施例中，权重设置组件210可以根据正在执行的内务操作的类型，即诸如gc、wl、rr或bgms的数据移动的原因来设置权重，并且将权重分配给用于数据移动而选择的牺牲块。当数据移动的原因是由于读取干扰的读取回收时，可以将相应块的干扰风险作为元数据来管理。
51.数据特性分析器220可以基于所选择的牺牲块中包括的有效数据的逻辑地址来分析待移动数据的连续性，并且特别地，可以分析数据是顺序数据还是随机数据。为了确定待移动数据的连续性，数据特性分析器220可以考虑牺牲块中包括的有效数据的逻辑地址的分布、数据块的大小以及数据块的大小的分布中的至少一个。在实施例中，将分布表示为方差。
52.属性分类器230可以基于权重以及数据中存在的连续性程度或不连续性程度，将牺牲块中的数据分类为热数据或冷数据。在实施例中，属性分类器230可以根据对牺牲块中的数据的连续性分析结果，以牺牲块中的所有有效数据为单位来分类属性，或以牺牲块中的单个数据或单个数据块为单位来将数据分类为热数据或冷数据。
53.在实施例中，布隆过滤器240可以寄存被分类为冷数据的数据的逻辑地址或逻辑地址的范围。
54.由于牺牲块中的数据被分类为热数据或冷数据，因此存储器if117可以将冷数据移动到第一块，并且将热数据移动到第二块，从而对它们进行区分。为此，存储装置120可以被管理为包括：包括第一块的冷数据区域和包括第二块的热数据区域；然而，本公开不限于该实施例。
55.当布隆过滤器240的检查结果表明主机的写入请求中包括的逻辑地址被包括在冷数据的逻辑地址(范围)中时，存储器if 117可以将数据存储在第一块或冷数据区域中。另外，当布隆过滤器240的检查结果指示在先前寄存的、与冷数据相关联的逻辑地址范围中存在主机的读取请求中包括的逻辑地址时，存储器if 117可以从第一块或冷数据区域读取数据。此时，存储器if 117可以将请求读取的冷数据和与在请求读取的逻辑地址之后的逻辑地址相对应的数据预取到缓冲存储器130中。另外，当请求读取的冷数据是读取干扰风险块时，处理器111可以将读取数据和/或所预取的读取数据中的一些或全部保持在缓冲存储器130中。
56.用于内务操作而选择的至少一个牺牲块可以包括存储有效数据的至少一个页面，并且可以根据逻辑地址和与该逻辑地址相对应的物理地址来管理每个页面。被分配连续逻辑地址的多个页面中存储的数据可以构成数据块。
57.当选择待移动的牺牲块时，数据分类组件20中的数据特性分析器220可以提取牺牲块中包括的有效页面的数量和每个有效页面的逻辑地址。基于所提取的逻辑地址的最大值与最小值之间的差值或逻辑地址的范围，当逻辑地址的范围等于或小于第一阈值时，数据特性分析器220可以确定数据为顺序数据，并且当逻辑地址的范围大于第一阈值时，数据特性分析器220可以确定数据为随机数据。例如，顺序数据可以是诸如媒体内容的大容量冷数据，而随机数据可以是频繁更新的热数据。另外，基于有效页面的逻辑地址分布，例如方差，当方差等于或小于第二阈值时，数据特性分析器220可以确定数据为顺序数据，并且当方差大于第二阈值时，数据特性分析器220可以确定数据为随机数据。因此，可以以牺牲块中包括的所有有效数据为单位来分类属性。
58.在实施例中，数据特性分析器220可以进一步确定牺牲块中的各个数据块的大小以及各个数据块的大小的分布。为了确认数据块的大小，可以使用逻辑地址连续的页面的数量和每个单位页面的大小。例如，可以通过将单位页面的大小乘以逻辑地址连续的页面的数量来计算数据块的大小以及数据块的大小的分布。当数据块的大小等于或大于第三阈值时，数据特性分析器220可以确定数据为顺序数据，而当数据块的大小小于第三阈值时，数据特性分析器220可以确定数据为随机数据。通过这样做，可以以牺牲块中的单个数据为单位来分类属性。另外，还可以根据牺牲块中的数据块的大小的分布，以牺牲块中的所有有效数据为单位来分类属性。
59.在闪速存储器设备中，一些数据很少改变，这种数据被称为冷数据或静态数据。另一方面，经常改变的数据被称为热数据或动态数据。在构成一个块的页面的第一部分具有冷数据，而第二部分具有热数据的情况下，当在诸如损耗均衡的内务操作期间移动热数据时，冷数据也一起移动。由于这可能引起诸如写入放大的问题，因此本技术的实施例可以将冷数据和热数据分别存储在不同的块或区域中。
60.由于在应用编程层处确定数据的改变频率，因此控制器110难以预测在一个块中存储的数据的属性。
61.根据本技术，可以基于数据移动的原因以及用于数据移动而选择的牺牲块中的有效数据的连续性，将数据分类为热数据和冷数据，并且可以将热数据和冷数据分开地存储在分开的区域中。
62.将来很可能会删除冷数据，可以尽可能多地收集这种冷数据并且通过单个操作来
删除这种冷数据，从而实质地防止存储碎片。此外，当读取顺序的冷数据时，可以通过预取被预测为后续读取请求的对象的数据来改善读取延迟。另外，当读取被寄存为读取干扰风险块的冷数据时，可以通过将该冷数据保持高速缓存在缓冲存储器中来减少访问读取干扰风险块的频率。
63.图4是示出根据实施例的数据存储设备的操作的流程图。
64.参照图4，当通过数据存储设备10的内务操作而在存储装置120中发生数据移动(s100)时，控制器110可以将权重分配给根据内务操作的类型，即数据移动的原因(诸如gc、wl、rr或bgms)而选择的牺牲块(s101)。当数据移动的原因是由于读取干扰的读取回收时，可以将相应块的干扰风险作为元数据来管理。
65.控制器110可以基于所选择牺牲块中包括的有效数据的逻辑地址来分析待移动数据的连续性，即分析数据是顺序数据还是随机数据(s103)。为了确定待移动数据的连续性，控制器110可以考虑牺牲块中包括的有效数据的逻辑地址的分布、数据块的大小以及数据块的大小的分布中的至少一个。
66.在实施例中，控制器110可以提取待移动的牺牲块中包括的有效页面的数量以及每个有效页面的逻辑地址。
67.基于所提取的逻辑地址的最大值与最小值之间的差值，即逻辑地址的范围，当逻辑地址的范围等于或小于第一阈值时，控制器110可以确定数据为顺序数据，并且当逻辑地址的范围大于第一阈值时，控制器110可以确定数据为随机数据。
68.基于有效页面的逻辑地址的分布，例如从逻辑地址的平均值得出的方差，当方差等于或小于第二阈值时，控制器110可以确定数据为顺序数据，并且当方差大于第二阈值时，控制器110可以确定数据为随机数据。通过这样做，可以以牺牲块中包括的所有有效数据为单位来分类属性。
69.控制器110可以进一步确定牺牲块中的各个数据块的大小以及大小的分布。在实施例中，可以通过将每个单位页面的大小乘以逻辑地址连续的页面的数量，来计算数据块的大小以及数据块的大小的分布。当数据块的大小等于或大于第三阈值时，控制器110可以确定数据为顺序数据，当数据块的大小小于第三阈值时，控制器110可以确定数据为随机数据。通过这样做，可以以牺牲块中的单个数据为单位来分类属性。另外，还可以根据牺牲块中的数据块的大小的分布，以牺牲块中的所有有效数据为单位来分类属性。在实施例中，可以将数据块的大小的分布小于第四阈值的相应牺牲块中的所有数据分类为冷数据。在另一实施例中，在数据块的大小的分布小于第四阈值的相应牺牲块中，可以将每个数据块的大小等于或大于第三阈值的数据分类为冷数据。例如，牺牲块中的数据块的大小的分布可以是从牺牲块中的所有数据块的大小的平均值得出的方差。
70.控制器110可以基于权重以及连续性或不连续性的程度，将牺牲块中的数据分类为热数据或冷数据(s105)。在实施例中，控制器110可以根据对牺牲块中的数据的连续性的分析结果，以牺牲块中的所有有效数据为单位来分类属性，或以牺牲块中的单个数据或单个数据块为单位来将数据分类为热数据或冷数据。
71.控制器110可以将被分类为冷数据的数据的逻辑地址或逻辑地址的范围寄存在布隆过滤器240中(s107)，并且将被分类为冷数据的数据移动到存储装置120的第一块或冷数据区域(s109)。控制器110可以将被分类为热数据的数据移动到存储装置120的第二块或热
数据区域(s111)。
72.图5示出根据实施例的数据存储设备的数据分类。
73.参照图5，热数据h和冷数据c可以以牺牲块中的单个数据为单位进行分类，可以在第一块中收集冷数据c，可以在第二块中收集热数据h。由于通过内务操作来重复分类过程，因此冷数据可以连续地累积在第一块中，并且热数据可以连续地累积在第二块中，使得可以更容易地管理存储装置120的寿命。
74.图6是根据实施例的数据存储设备的操作的流程图。
75.在待机状态下(s200)，控制器110可以接收主机的请求(s201)并且确定该请求的类型(s203)。
76.当主机请求数据写入(s203：写入)时，控制器110可以确认写入请求中包括的逻辑地址是否包括在布隆过滤器240中寄存的逻辑地址的范围内(s205)。
77.当写入请求中包括的逻辑地址被包括在冷数据的逻辑地址(的范围)中(s205：是)时，控制器110可以生成映射信息，使得数据被存储在第一块或冷数据区域中，并且将写入命令传输到存储装置120(s207)。当写入请求中包括的逻辑地址未被包括在冷数据的逻辑地址(的范围)中(s205：否)时，控制器110可以生成映射信息，使得数据被存储在第二块或热数据区域中，并且将写入命令传输到存储装置120(s209)。
78.同时，当主机传输读取请求(s203：读取)时，控制器110可以确认读取请求中包括的逻辑地址是否被包括在布隆过滤器240中寄存的逻辑地址的范围内(s211)。
79.当读取请求中包括的逻辑地址未被包括在冷数据的逻辑地址(的范围)中(s211：否)时，控制器110可以从第二块或热数据区域读取数据，并且将数据提供给主机(s213)。
80.当读取请求中包括的逻辑地址被包括在冷数据的逻辑地址(的范围)中(s211：是)时，控制器110可以从第一块或冷数据区域读取数据。此时，控制器110可以将请求读取的冷数据和与在请求读取的逻辑地址之后的逻辑地址相对应的数据预取到缓冲存储器130中(s215)。另外，控制器110可以参考元数据来确认请求读取的冷数据是否是读取干扰风险块(s217)，并且当在读取干扰风险块中存在请求读取的冷数据(s217：是)时，将所读取的数据和/或所预取的读取数据保持在缓冲存储器130中(s219)。当请求读取的冷数据不在读取干扰风险块中(s217：否)时，控制器110可以释放被分配以高速缓存所读取的数据的缓冲存储器(s221)。
81.根据本技术，可以通过分开地存储频繁更新的热数据和冷数据来实质地防止不必要的数据移动。
82.此外，可以通过预取和/或高速缓存请求读取的冷数据和具有与请求读取的数据的连续性的数据来提高读取速度和读取干扰特性。
83.图7是示出根据实施例的数据存储系统1000的示图。
84.参照图7，数据存储系统1000可以包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可以被配置为固态驱动器(ssd)。
85.数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220
‑
0至1220
‑
n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
86.控制器1210可以控制数据存储装置1200的一般操作。控制器1210可以包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ecc)单元和存储器接
口单元。在实施例中，控制器1210可以配置为图1和图2中所示的控制器110。
87.主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。信号可以包括命令、地址、数据等。
88.控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
89.缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220
‑
0至1220
‑
n中的至少一个中的数据。进一步地，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220
‑
0至1220
‑
n中的至少一个读取的数据。可以根据控制器1210的控制，将缓冲存储器装置1230中临时存储的数据传输到主机装置1100或非易失性存储器装置1220
‑
0至1220
‑
n中的至少一个。
90.非易失性存储器装置1220
‑
0至1220
‑
n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220
‑
0至1220
‑
n可以通过多个通道ch0至chn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以与相同的信号总线和数据总线联接。
91.电源1240可以将通过电源连接器1103输入的电力提供到数据存储装置1200中的控制器1210、非易失性存储器装置1220
‑
0至1220
‑
n以及缓冲存储器装置1230。电源1240可包括辅助电源。辅助电源可以提供电力以允许数据存储装置1200在发生突然电力中断时正常地终止。辅助电源可以包括足以存储所需电荷的大容量电容器。
92.根据主机装置1100和数据存储装置1200之间的接口方案，信号连接器1101可以被配置为各种类型的连接器中的一种或多种。
93.根据主机装置1100的电力供应方案，电源连接器1103可以被配置为各种类型的连接器中的一种或多种。
94.图8是示出根据实施例的数据处理系统3000的示图。参照图8，数据处理系统3000可以包括主机装置3100和存储器系统3200。
95.主机装置3100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
96.主机装置3100可以包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以与连接端子3110配对。
97.存储器系统3200可以以诸如印刷电路板的板的形式来配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(pmic)3240和连接端子3250。
98.控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1和图2所示的控制器110相同的方式配置。
99.缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。可以根据控制器3210的控制，将缓冲存储器装置3220中临时存储的数据传输到主机装置3100或非易失性存储器装置3231和3232。
100.非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
101.pmic 3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。
pmic 3240可以根据控制器3210的控制来管理存储器系统3200的电力。
102.连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，可以在主机装置3100和存储器系统3200之间传送诸如命令、地址、数据等的信号以及电力。根据主机装置3100和存储器系统3200之间的接口方案，连接端子3250可以被配置为各种类型中的一种或多种。如图所示，可以将连接端子3250设置在存储器系统3200的一侧。
103.图9是示出根据实施例的数据处理系统4000的示图。参照图9，数据处理系统4000可以包括主机装置4100和存储器系统4200。
104.主机装置4100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置4100可以包括用于执行主机装置的功能的内部功能块。
105.存储器系统4200可以以表面安装类型封装的形式来配置。存储器系统4200可以通过焊球4250而安装到主机装置4100。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
106.控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1和图2所示的控制器110相同的方式配置。
107.缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。进一步地，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。可以根据控制器4210的控制，将缓冲存储器装置4220中临时存储的数据传输到主机装置4100或非易失性存储器装置4230。
108.非易失性存储器装置4230可以用作存储器系统4200的存储介质。
109.图10是示出根据实施例的包括数据存储装置的网络系统5000的示图。参照图10，网络系统5000可以包括服务器系统5300以及通过网络5500联接的多个客户端系统5410、5420和5430。
110.服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储由多个客户端系统5410至5430提供的数据。又例如，服务器系统5300可以向多个客户端系统5410至5430提供数据。
111.服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以被配置为图1所示的存储器系统10、图7所示的数据存储装置1200、图8所示的存储器系统3200或图9所示的存储器系统4200。
112.图11是示出根据实施例的诸如数据存储装置10的数据存储装置中包括的非易失性存储器装置300的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
113.存储器单元阵列310可以包括布置在字线wl1至wlm和位线bl1至bln彼此相交的区域处的存储器单元mc。
114.存储器单元阵列310可以包括三维存储器阵列。例如，三维存储器阵列在垂直于半导体衬底的平坦表面的方向上具有堆叠结构。此外，三维存储器阵列是指包括nand串的结构，其中nand串中包括的存储器单元垂直于半导体衬底的平坦表面进行堆叠。
115.三维存储器阵列的结构不限于上述实施例。可以以高度集成的方式形成具有水平方向性和垂直方向性的存储器阵列结构。在实施例中，在三维存储器阵列的nand串中，在相对于半导体衬底的表面的水平和垂直方向上布置存储器单元。存储器单元可以具有不同的
间隔以提供不同的集成度
116.行解码器320可以通过字线wl1至wlm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制进行操作。行解码器320可以对由外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择并驱动字线wl1至wlm。例如，行解码器320可以将由电压生成器350提供的字线电压提供到字线wl1至wlm。
117.数据读取/写入块330可以通过位线bl1至bln与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于字线bl1至bln的读取/写入电路rw1至rwn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式而用作写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块330可以用作将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。又例如，在读取操作中，数据读取/写入块330可以用作从存储器单元阵列310读出数据的读出放大器。
118.列解码器340可以根据控制逻辑360的控制进行操作。列解码器340可以对由外部装置提供的地址进行解码。列解码器340可以基于解码结果，将数据读取/写入块330中的、分别对应于位线bl1至bln的读取/写入电路rw1和rwn与数据输入/输出线或数据输入/输出缓冲器联接。
119.电压生成器350可以生成待在非易失性存储器装置300的内部操作使用的电压。可以将由电压生成器350生成的电压施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以施加到待执行读取操作的存储器单元的字线。
120.控制逻辑360可以基于由外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
121.上述实施例旨在说明而不是限制本公开。各种替代方案和等同方案是可能的。本技术的范围不受本文描述的实施例的限制。本技术也不限于任何特定类型的半导体装置。鉴于本公开，其他增加、减少或修改是显而易见的，并且旨在落入所附权利要求书的范围内。