一种LED恒流驱动电路及控制器的制作方法

一种led恒流驱动电路及控制器
技术领域
1.本发明涉及电子电路技术领域，具体涉及一种led恒流驱动电路及控制器。


背景技术：

2.led灯因具有能耗低、寿命长、污染低等优点在照明行业迅速发展。随着led光源的普及，对led恒流驱动控制提出了更高的要求，要求led恒流精度更高及led驱动成本降低。现有技术中通常采用迟滞型开关控制器实现，其优点是恒流精度高，芯片成本低，驱动电流大。但当输入电压与led电压接近时，迟滞型开关控制器将处于恒开状态，导致此时的led电流会比额定电流大约15％，会出现电流过冲现象，这对于电池供电的应用，特别是汽车照明灯是难以接受的，并且led电流比额定电流大15％会对led寿命造成影响。


技术实现要素：

3.基于此，本发明要解决的技术问题在于克服现有技术中采用迟滞型开关控制器的led驱动电路，当其输入电压与led电压接近时，led电流会产生过冲的缺陷，从而提供一种led恒流驱动电路及控制器。
4.为达到上述目的，本发明提供如下技术方案：
5.第一方面，本发明实施例提供一种led恒流驱动电路，包括：第一开关电路、恒通检测电路、控制电路及第二开关电路，其中，所述第一开关电路的第一端外接pwm驱动信号，所述第一开关电路的第二端用于与目标led负载连接；所述恒通检测电路的输入端分别与所述第一开关电路的第一端及所述控制电路的第一输入端连接，所述恒通检测电路的输出端与所述控制电路的第二输入端连接，所述恒通检测电路用于对所述pwm驱动信号进行恒通检测，并将检测结果发送至所述控制电路；所述控制电路的输出端与所述第二开关电路的第一端连接，所述第二开关电路的第二端用于与所述目标led负载连接，所述控制电路用于根据所述检测结果及所述pwm驱动信号生成控制信号以控制所述第二开关电路的工作状态。
6.可选地，所述恒通检测电路，包括：cmos电路及延迟电路，其中，所述cmos电路的输入端与所述第一开关电路的第一端连接，所述cmos电路的输出端与所述延迟电路的第一端连接，所述cmos电路的电源端外接第一电源，所述cmos电路的接地端与所述延迟电路的第二端连接后接地。
7.可选地，所述延迟电路，包括：第一电容，所述第一电容的一端与所述cmos电路的输出端连接；所述第一电容的另一端与所述cmos电路的接地端连接后接地。
8.可选地，所述恒通检测电路，还包括：第一反相器及第二反相器，其中，所述第一反相器的输入端分别与所述cmos电路的输出端及所述延迟电路的一端连接，所述第一反相器的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端与所述控制电路的第二输入端连接。
9.可选地，所述控制电路，包括：与逻辑门及驱动电路，其中，所述与逻辑门的第一输
入端与所述第一开关电路的第一端连接，所述与逻辑门的第二输入端与所述恒通检测电路的输出端连接，所述与逻辑门的输出端与所述驱动电路的输入端连接；所述驱动电路的输出端与所述第二开关电路的第一端连接。
10.可选地，led恒流驱动电路，还包括：电流采样电路，所述电流采样电路的第一输入端与外部第二电源连接，所述电流采样电路的第二输入端与目标led负载的一端连接，所述电流采样电路的输出端输出目标led负载两端电压。
11.可选地，led恒流驱动电路，还包括：比较电路，所述比较电路的第一输入端与所述电流采样电路的输出端连接，所述比较电路的第二输入端外接第一电流限定阈值，所述比较电路的第三输入端外接第二电流限定阈值，所述比较电路的输出端分别与所述恒通检测电路的输入端、所述控制电路的第一输入端及所述第一开关电路的第一端连接，所述控制电路用于比较生成pwm驱动信号，并将所述pwm驱动信号发送至所述恒通检测电路的输入端、所述控制电路的第一输入端及所述第一开关电路的第一端。
12.可选地，所述第一开关电路，包括：第一可控开关，所述第二开关电路，包括：第二可控开关，所述第二可控开关的第一端与所述驱动电路的输出端连接，所述第二可控开关的第二端与所述第一可控开关的第二端连接，所述第二可控开关的第三端接地。
13.可选地，led恒流驱动电路，还包括：第一电阻、第二电容、第一电感、第一二极管，其中，所述第一电阻的一端分别与外部第二电源、所述第二电容的一端、所述第一二极管的阴极连接，所述第一电阻的另一端与目标led负载的一端连接；所述第一电感的一端与目标led负载的另一端连接，所述第一电感的另一端分别与所述第一二极管的阳极、所述第一可控开关的第二端及所述第二可控开关的第二端连接；所述第二电容的另一端接地。
14.第二方面，本发明实施例提供一种控制器，包括：本发明实施例第一方面所述的led恒流驱动电路。
15.本发明技术方案，具有如下优点：
16.本发明提供的led恒流驱动电路，通过增设恒通检测电路、控制电路及第二开关电路，在led电流出现过冲时，利用恒通检测电路对pwm驱动信号进行恒通检测，生成恒为低电平的第一控制信号。之后将恒为低电平的第一控制信号以及pwm驱动信号输入至控制电路，输出恒为低电平的第一驱动信号。进而利用恒为低电平的第一驱动信号控制第二开关电路关断。通过在led电流出现过冲时，关断第二开关电路，可增大电路等效阻抗、减小led电流，进而达到避免led电流产生过冲的目的。
17.本发明提供控制器，包括上述led恒流驱动电路及目标led负载。在led电流出现过冲时，通过利用上述led恒流驱动电路，控制内部电路关断以增大led恒流驱动电路等效阻抗。进而减小目标led负载的led电流，从而避免目标led负载产生过冲。
附图说明
18.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本发明实施例提供的典型的迟滞型开关控制器的示意图；；
20.图2为本发明实施例提供的典型的迟滞型开关控制器的工作过程各电气量波形；
21.图3为本发明实施例提供的led输出电流与输入电压的关系图；
22.图4为本发明实施例提供的led恒流驱动电路的一个具体示例的原理框图；
23.图5为本发明实施例提供的led恒流驱动电路的另一个具体示例图；
24.图6为本发明实施例提供的恒通检测电路的一个示例的电路图；
25.图7为本发明实施例提供的控制电路的一个示例的电路图；
26.图8为本发明实施例提供的电流采样电路的一个示例的电路图；
27.图9为本发明实施例提供的比较电路的一个示例的电路图。
具体实施方式
28.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
30.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
31.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
32.图1所示的是现有技术中典型的迟滞型开关控制器。其控制电路由电流采样、阈值比较以及第一可控开关m0组成。其中功率开关以nmos为例。其优点是恒流精度高，芯片成本低，驱动电流大。但当输入电压与led电压接近时，迟滞型开关控制器将处于恒开状态，导致此时的led电流会比额定电流大约15％。这对于电池供电的应用，特别是汽车照明等是难以接受的，并且led电流比额定电流大15％会对led寿命造成影响。
33.图2为迟滞型开关控制的输出电流示意图。迟滞型开关控制器由2个不同的阈值分别限定电感电流的峰值以及谷值。其中vrh限定电感电流的峰值，即当电感电流采样值达到vrh后，pwm信号为低，功率开关关断，电感电流下降。当电感电流采样值达到vrl后，pwm信号为高，功率开关闭合。因此，电感电流平均值，可由vref＝(vrh vrl)/2来设定，从而设定了led电流的大小iled＝(vrh vrl)/(2
×
rs)＝vref/rs。综合考虑电感的感量，体积及电流采样的精度，工作效率等因素，一般vrh＝1.15
×
vref，而vrl＝0.85
×
vref。
34.图3为固定led电压，输出电流与输入电压的关系。从图3可见，当vin远大于vled时，输出电流iout恒定不变。但当vin接近vled
△
v时，其中
△
v约为1.15
×
vref，输出电流会增大至1.15
×
iout。其原因是，当vin与vled接近且功率开关闭合时，iled＝(vin
‑
vled)/
(rs rdson)，其中，rdson为功率开关闭合时的阻抗。如果此时iled
×
rs≤vrh，则功率开关不关断，且电流维持为(vin
‑
vled)/(rs rdson)，功率电感l将不再储能，相当于导线。因为vrh＝1.15
×
vref，则临界情况下，iled＝(vin
‑
vled)/(rs rdson)＝1.15
×
vref/rs＝1.15
×
iout。可见当vin与vled接近时，iled电流将有15％的过冲。且过冲量正比于vrh/vref，即vrg越大，过冲量越大。这是迟滞型开关控制器固有的架构问题。
35.因此，为解决上述现有技术中出现vin与vled接近时产生过冲电流的不足，本发明实施例提供一种led恒流驱动电路。如图4所示，上述led恒流驱动电路包括：第一开关电路1、恒通检测电路2、控制电路3及第二开关电路4。其中，第一开关电路1的第一端外接pwm驱动信号。第一开关电路1的第二端用于与目标led负载连接。
36.恒通检测电路2的输入端分别与第一开关电路1的第一端及控制电路3的第一输入端连接。恒通检测电路2的输出端与控制电路3的第二输入端连接。恒通检测电路2用于对pwm驱动信号进行恒通检测，并将检测结果发送至控制电路3。控制电路3的输出端与第二开关电路4的第一端连接。第二开关电路4的第二端用于与目标led负载的第二端连接。控制电路3用于根据检测结果及pwm驱动信号生成控制信号以控制第二开关电路4的工作状态。
37.在一具体实施例中，当vin与vled相差较大时，led恒流驱动电路为正常的迟滞型开关控制器。pwm驱动信号为占空比可变的脉冲波形。此时的pwm驱动信号在经恒通检测电路2后输出恒为高的第一控制信号。之后将恒为高的第一控制信号以及pwm驱动信号输入至控制电路3，进而输出与pwm驱动信号同相的第一驱动信号。其中，pwm驱动信号用于控制第一开关电路1的工作状态。第一驱动信号用于控制第二开关电路4的工作状态。而由于第一驱动信号与pwm驱动信号同相。因此，在正常的迟滞型开关控制状态下，第一开关电路1及第二开关电路4同步动作，以保障led负载的正常工作。
38.当vin与vled相接近时，led电流将会产生过冲，此时pwm驱动信号为恒为高的波形信号。pwm驱动信号在经恒通检测电路2后输出恒为低的第一控制信号。之后将恒为低的第一控制信号以及pwm驱动信号输入至控制电路3，进而输出恒为低的第一驱动信号。由于第一驱动信号恒为低，可控制第二开关电路4关断，从而使得电路等效阻抗增大、电流减小，达到避免led电流产生过冲的目的。
39.在本发明实施例中，如图5所示，第一开关电路1包括：第一可控开关m0。第一可控开关m0的第一端外接pwm驱动信号，用于根据pwm驱动信号调节led负载光强。具体地，第一可控开关m0可以为nmos，仅以此为例，不以此为限。另外，第二开关电路4包括：第二可控开关m1。第二可控开关m1的第一端与控制电路3的输出端连接。第二可控开关m1的第二端与第一可控开关m0的第二端连接。第二可控开关m1的第三端接地。第二可控开关m1用于在出现led电流过冲时，根据第一驱动信号进行关断，以增加阻抗、减小电流，达到避免led电流产生过冲的目的。具体地，第二可控开关m1可以为nmos，仅以此为例，不以此为限。
40.本发明提供的led恒流驱动电路，通过增设恒通检测电路、控制电路及第二开关电路，在led电流出现过冲时，利用恒通检测电路对pwm驱动信号进行恒通检测，生成恒为低电平的第一控制信号。之后将恒为低电平的第一控制信号以及pwm驱动信号输入至控制电路。控制电路输出恒为低电平的第一驱动信号。进而利用恒为低电平的第一驱动信号控制第二开关电路关断。通过在led电流出现过冲时，关断第二开关电路，可增大电路等效阻抗、减小led电流，进而达到避免led电流产生过冲的目的。
41.在一实施例中，如图6所示，恒通检测电路2包括：cmos电路21及延迟电路22。其中，cmos电路21的输入端与第一开关电路1的第一端连接。cmos电路21的输出端与延迟电路22的第一端连接。cmos电路21的电源端外接第一电源。cmos电路21的接地端与延迟电路22的第二端连接后接地。
42.在一具体实施例中，延迟电路22包括：第一电容c1。第一电容c1的一端与cmos电路21的输出端连接。第一电容c1的另一端与cmos电路21的接地端连接后接地。
43.在本发明实施例中，当vin与vled相差较大时，led恒流驱动电路为正常的迟滞型开关控制器。pwm驱动信号为占空比可变的脉冲波形。此时的pwm驱动信号在经恒通检测电路2后输出恒为高的第一控制信号。具体地，当pwm驱动信号为低电平时，pwm驱动信号输入至cmos电路21中的pmos的栅极。第一电源经pmos的漏极输出高电平信号。当pwm驱动信号为高电平时，pwm驱动信号输入至cmos电路21中的nmos的栅极，使得延迟电路22中的第一电容c1放电，直至存储的电能耗尽输出低电平至控制电路3。然而由于恒通检测电路2输出的低电平还未输送至控制电路3时，pwm低电平驱动信号又输送至cmos电路21中的pmos的栅极，导致低电平无法输送至控制电路3，从而使得恒通检测电路2输出恒为高的第一控制信号。
44.进一步地，当vin与vled相接近时，led电流将会产生过冲，此时pwm驱动信号为恒为高的波形信号。pwm驱动信号在经恒通检测电路2后输出恒为低的第一控制信号。具体地，当pwm驱动信号为高电平时，pwm驱动信号输入至cmos电路21中的nmos的栅极，使得延迟电路22中的第一电容c1放电，直至存储的电能耗尽输出低电平至控制电路3。通过在恒通检测电路2设置延迟电路22，可在pwm驱动信号恒为高电平时，延迟输出反相后的低电平信号，降低第一控制信号波形的失真率。
45.在一实施例中，如图6所示，恒通检测电路2还包括：第一反相器23及第二反相器24。其中，第一反相器23的输入端分别与cmos电路21的输出端及延迟电路22的一端连接。第一反相器23的输出端与第二反相器24的输入端连接。第二反相器24的输出端与控制电路3的第二输入端连接。由于cmos电路21输出的高、低电平信号不是电路中标准电平信号，或者是波形不理想，为了提供给控制电路3输入端正确的信号，通常会设置两个反相器来给波形整形，使其成为标准电平信号输出。
46.在一实施例中，如图7所示，控制电路3包括：与逻辑门31及驱动电路32。其中，与逻辑门31的第一输入端与第一开关电路1的第一端连接。与逻辑门31的第二输入端与恒通检测电路2的输出端连接。与逻辑门31的输出端与驱动电路32的输入端连接。驱动电路32的输出端与第二开关电路4的第一端连接。
47.在一具体实施例中，当led恒流驱动电路为正常的迟滞型开关控制器时，pwm驱动信号为占空比可变的脉冲波形且恒通检测电路2输出恒为高电平的第一控制信号。此时pwm驱动信号与第一控制信号相与后，得到与pwm驱动信号同相的第一驱动信号，进而通过驱动电路32控制第二开关电路4中的第二可控开关m1与第一开关电路1中的第一可控开关m0同相动作。
48.进一步地，当vin与vled相接近时，pwm驱动信号为恒为高的波形信号且恒通检测电路2输出恒为低电平的第一控制信号。此时pwm驱动信号与第一控制信号相与后，得到恒为低电平第一驱动信号，进而通过驱动电路32控制第二开关电路4中的第二可控开关m1关断，使得整个电路的等效阻抗增大。
49.在一实施例中，如图5所示，led恒流驱动电路，还包括：电流采样电路5。电流采样电路5的第一输入端与外部第二电源连接。电流采样电路5的第二输入端与目标led负载的一端连接。电流采样电路5的输出端输出目标led负载两端电压。
50.在一具体实施例中，如图8所示，电流采样电路5包括：第二电阻r1、第三电阻r2、第四电阻r3、第一开关管q1、第二开关管q2、第三开关管q3、第一电流负载i1、第二电流负载i2。其中，第二电阻r1的两端与第一电阻rs两端连接。第二电阻r1的第一端通过第三电阻r2与第一开关管q1的第一端连接。第二电阻r1的第二端通过第四电阻r3与第二开关管q2的第一端连接。第一开关管q1的第二端通过第一电流负载i1接地，并与第三开关管q3的控制端接地。第二开关管q2的第一端与第三开关管q3的第一端连接，第二开关管q2的第二端通过第二电流负载i2接地，第二开关管q2的控制端与第一开关管q1的控制端连接。第三开关管q3的第二端通过第四电阻r4接地，并输出led负载两端电压vsn。
51.本发明通过采用上述电流采样电路5，可直接对电流信号进行处理，在不影响输出电流vin的情况下，输出具有较好线性度的led负载两端电压。
52.在一实施例中，如图5所示，led恒流驱动电路还包括：比较电路6。比较电路6的第一输入端与电流采样电路5的输出端连接。比较电路6的第二输入端外接第一电流限定阈值。比较电路6的第三输入端外接第二电流限定阈值。比较电路6的输出端分别与恒通检测电路2的输入端、控制电路3的第一输入端及第一开关电路1的第一端连接。比较电路6用于比较生成pwm驱动信号，并将pwm驱动信号发送至恒通检测电路2的输入端、控制电路3的第一输入端及第一开关电路1的第一端。
53.在一具体实施例中，如图9所示，比较电路6包括：第一比较器comp1、第二比较器comp2、第一与非逻辑门u1、第二与非逻辑门u2、第一非逻辑门u3。在本发明实施例中，第一比较器comp1的正相输入端输入预设高阈值电压urh(第一电流限定阈值)。第一比较器comp1的反相输入端输入led负载两端电流vsn。第一比较器comp1的输出端与第一与非逻辑门u1的第一输入端连接。第二比较器comp2的正相输入端输入电力线路的电压。第二比较器comp2的反相输入端输入预设低阈值电压url(第二电流限定阈值)。第二比较器comp2的输出端与第二与非逻辑门u2的第一输入端连接。第一与非逻辑门u1的第二输入端与第二与非逻辑门u2的输出端连接。第一与非逻辑门u1的输出端与第一非逻辑门u3输入端连接。第二与非逻辑门u2的第二输入端与第一与非逻辑门u1的输出端连接。第一非逻辑门u3的输出端输出pwm驱动信号。其中，预设高电压阈值vrh高于预设低电压阈值vrl。
54.本发明通过采用上述比较电路6，将led负载两端电压vsn与预设高阈值电压urh及预设低阈值电压url进行比较。当led负载两端电压vsn达到vrh后，输出低电平pwm驱动信号，进而控制第一可控开关m0关断，达到降低led负载电流的目的。当led负载两端电压vsn达到vrl后，输出高电平pwm驱动信号，进而控制第一可控开关m0关断，提高led负载电流。
55.在一实施例中，如图5所示，led恒流驱动电路还包括：第一电阻rs、第二电容c2、第一电感l、第一二极管d。其中，第一电阻rs的一端分别与外部第二电源、第二电容c2的一端、第一二极管d的阴极连接。第一电阻rs的另一端与目标led负载的一端连接。第一电感l的一端与目标led负载的另一端连接。第一电感l的另一端分别与第一二极管d的阳极、第一可控开关m0的第二端及第二可控开关m1的第二端连接。第二电容c2的另一端接地。
56.在一具体实施例中，电流采样电路5通过与第一电阻rs两端连接，从而采集led负
载两端电流，进而得到led负载两端电压vsn。当vin与vled相接近时，led电流将会产生过冲，为避免过冲现象，本发明实施例通过关断第二可控开关m1，增加整个电路的等效阻抗，从而减小led电流。具体以下述公式进行说明：
57.led输出电流iled为：
[0058][0059]
式中，iled为led输出电流，vin为采样电路输入电压，vled为led电压，rs为采样电阻阻值，rdson为第一可控开关m0、第二可控开关m1闭合时电路等效阻抗，rdson1为第一可控开关m0、第二可控开关m1关断时电路等效阻抗。
[0060]
由式(1)可知，只需设置第二可控开关m1关断时整个电路的等效阻抗rdson1，使得((rs rdson)/(rs rdson1))＝(1/1.15)。则led输出电流iled仍为vref/rs。且使得((rs rdson)/(rs rdson1))<(1/1.15)，则可保证iled无过冲。
[0061]
本发明实施例还提供一种控制器，包括：上述led恒流驱动电路。
[0062]
在一具体实施例中，本发明提供的控制器，包括上述led恒流驱动电路及目标led负载。在led电流出现过冲时，通过利用上述led恒流驱动电路，控制内部电路关断以增大led恒流驱动电路等效阻抗。进而减小目标led负载的led电流，从而避免目标led负载产生过冲。
[0063]
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。