一种400kHz的功率源驱动电路的制作方法

本技术涉及高频大功率电源，尤其涉及一种400khz的功率源驱动电路。

背景技术：

1、在半导体、太阳能光伏、工业镀膜、等离子体清洗、纳米材料制程以及材料表面改性等高端制造领域，400khz正弦波大功率电源已成为关键工艺设备的核心动力源；这类电源通常需要在5kw至50kw的宽功率范围内连续可调，且必须同时满足频率稳定度优于±0.05%、总谐波失真低于2%、峰-峰电压纹波不超过0.5%、负载阶跃10%–90%时50µs内完成稳压、整机效率不低于92%等严苛指标；更为关键的是，它们还必须通过semi s2/s8、ce以及ul认证，具备过压、过流、过温和弧光多重保护能力;然而，现有驱动技术普遍难以在如此高的开关频率下兼顾死区精度、可调性、三态保护及电磁兼容性能。

2、长期以来，行业普遍采用半桥或全桥硬开关拓扑配合栅极变压器驱动，这种方案在400khz工况下磁芯损耗急剧上升，漏感引起的关断尖峰电压高达数百伏，必须额外增加吸收网络，导致效率下降3%–5%，且栅极信号一致性差，桥臂易偏磁；部分厂商改用llc、lcc或串并联谐振拓扑并辅以ir2110、ucc27714等通用半桥驱动芯片，虽然软开关降低了开关损耗，但这些芯片的最高工作频率仅500khz，内部固定死区时间由片内电阻设定，无法在线调节；当环境温度或功率器件参数漂移时，死区误差可达±20%，极易导致sic mosfet直通；此外，传统芯片只能输出高、低两种电平状态，缺乏高阻态保护功能，一旦工艺过程中出现弧光放电或负载短路，功率管极易二次击穿。

3、随着第三代半导体器件（sic、gan）的商用化，400khz甚至2mhz级别的超高速驱动需求迅速增长；sic mosfet在800v母线、400khz开关频率下的dv/dt可达50v/ns，对驱动芯片的共模瞬态抗扰度（cmti）提出不低于100kv/µs的苛刻要求；同时，为了降低体二极管反向恢复损耗，死区时间需精确控制在50ns–200ns，并随器件老化和温度漂移进行动态微调；现有模拟方案多采用ne555、tl494等通用pwm控制器，其频率温漂高达±3%，死区由rc网络决定，温漂±20%，完全无法满足窄死区需求；数字控制方案虽然可借助fpga或cpld产生互补pwm，但高速adc、dac和隔离器链路导致系统延迟超过100ns，死区精度只能依赖软件补偿，且在强电磁干扰环境下数字信号极易误触发。另一方面，工艺设备对驱动电路的体积、可靠性及可维护性也提出更高要求；传统分立元件布局零散、走线不对称，寄生电感差异带来的上下管驱动延迟差可达10ns以上，极易在磁芯或谐振腔中形成偏磁，引发过热失效；同时，缺乏整体化、模块化设计导致em 超标，整机需额外屏蔽，增加了成本和体积；因此，现有技术在高频死区精度、在线可调性、三态保护及布局寄生抑制方面均存在明显不足，亟需一种结构紧凑、死区可调、具备高阻保护且适用于400khz高频大功率场合的新型驱动电路。

技术实现思路

1、有鉴于此，本实用新型提供一种400khz的功率源驱动电路，有效解决高频电源开关损耗大、抗干扰差的技术痛点，适用于光伏、等离子清洗等工业设备，提供一种结构紧凑、相位互补、死区可调且具备高阻保护功能的400khz功率源驱动电路。

2、为实现上述目的，本实用新型提供一种400khz的功率源驱动电路，包括输入信号处理电路、比较控制电路以及驱动输出电路；所述输入信号处理电路与比较控制电路相接，所述比较控制电路与驱动输出电路相接，驱动输出电路根据片选信号输出高电平、低电平或高阻三种状态，以驱动功率晶体管；

3、所述比较控制电路包括u5a比较器、u6a比较器、第四十九电阻r49、第五十三电阻r53、第六十五电阻r65、第六十六电阻r66以及电位器vr1，所述u5a比较器的1in-端与u6a比较器的1in-端相接，所述第四十九电阻r49与u5a比较器的1in-端和u6a比较器的1in+端的连接点相接，所述第五十三电阻r53和电位器vr1并联相接并与u5a比较器的1in-端和u6a比较器的1in-端的连接点相接；

4、所述u5a比较器的1out端与第六十五电阻r65的一端相接，所述u6a比较器的1out与第六十六电阻r66的一端相接。

5、优选地，所述输入信号处理电路包括u1a电压跟随器、u1b反相器、第一电阻r1、第二电阻r2、第九电阻r9、第十三电阻r13、第十四电阻r14、第二十一电阻r21、第二十五电阻r25、第二十六电阻r26、第三十三电阻r33、第三十四电阻r34、第四十一电阻r41、第四十二电阻r42、第八十一电容c81以及第八十二电阻r82；

6、所述第二电阻r2与第九电阻r9串联相接，所述第二电阻r2和第九电阻r9与第一电阻r1并联相接，所述第十三电阻r13和第十四电阻r14的一端与第二电阻r2与第九电阻r9的连接点相接，所述第十三电阻r13的另一端与u1a电压跟随器的1in+端相接，所述u1a电压跟随器的1in-端与第二十五电阻r25相接，所述第二十五电阻r25的另一端与u1a电压跟随器的1out端相接，所述第三十三电阻r33的一端与第二十五r25与u1a电压跟随器的连接点相接，所述第三十三电阻r33的另一端与第四十一电阻r41和第八十一电容c81的连接点相接，所述第四十一电阻r41与第八十一电容c81并联相接；

7、所述第十四电阻r14的另一端与u1b反相器的2in-端相接，所述第二十六电阻r26的一端与第十四电阻r14和u1b反相器的2in-端的连接点相接，所述第二十六电阻的另一端与u1b反相器的2out端相接，所述第二十一电阻r21与u1b反相器的2in+端相接，所述u1b反相器的2out端与第三十四电阻r34相接，所述第三十四电阻r34的另一端与第四十二电阻r42和第八十二电容c82的连接点相接，所述第四十二电阻r42与第八十二电容c82并联相接。

8、优选地，所述u5a比较器的1in+端与第三十三电阻r33和第四十一电阻r41、第八十一电容c81的连接点相接，所述u6a比较器的1in+与第四十二电阻r42和第三十四电阻r34、第八十二电容c82的连接点相接。

9、优选地，所述驱动输出电路包括u13驱动芯片、u14驱动芯片、第三十三电容c33、第三十四电容c34、第四十九电容c49、第五十电容c50、第七十三电阻r73、第八十一电阻r81、第八十二电阻r82、第八十九电阻r89、第九十电阻r90、第一百一十三电阻r113、第一百一十四电阻r114、第一百二十一电阻r121、第一百二十二电阻r122；

10、所述u13驱动芯片的l0、l1、l2、l3、l4、l5、l6、l7端与u5a比较器的1out端和第六十五电阻r65的连接点相接，所述u13驱动芯片的oe1#端与第七十三电阻r73相接，所述u13驱动芯片的vcc端与第三十三电容c33和第四十九电容c49的连接点相接，所述第三十三电容c33与第四十九电容c49并联相接，所述u13驱动芯片的o0、o1、o2和o3端与第八十一电阻r81相接，所述第一百一十三电阻r113的一端与第八十一电阻r81和u13驱动芯片o0、o1、o2和o3端的连接点相接，所述第一百一十三电阻r113的另一端与第一百一十四电阻r114相接，所述第一百一十四电阻r114的另一端与u13驱动芯片的o4、o5、o6和o7端相接，所述第八十二电阻r82的一端与第一百一十四电阻r114和u13驱动芯片的o4、o5、o6和o7端的连接点相接；

11、所述u14驱动芯片的l0、l1、l2、l3、l4、l5、l6、l7端与u6a比较器的1out端和第六十六电阻r66的连接点相接，所述u14驱动芯片的vcc端与第三十四电容c34和第五十电容c50的连接点相接，所述第三十四电容c34与第五十电容c50并联相接，所述u14驱动芯片的o0、o1、o2和o3端与第八十九电阻r89相接，所述第一百二十一电阻r121的一端与第八十九电阻r89和u14驱动芯片o0、o1、o2和o3端的连接点相接，所述第一百二十一电阻r121的另一端与第一百二十二电阻r122相接，所述第一百二十二电阻r122的另一端与u14驱动芯片的o4、o5、o6和o7端相接，所述第九十电阻r90的一端与第一百二十二电阻r122和u14驱动芯片的o4、o5、o6和o7端的连接点相接。

12、优选地，所述第八十一电阻r81的另一端与输出端相接，所述第八十二电阻r82的另一端与输出端相接，所述第八十九电阻r89的另一端与输出端相接，所述第九十电阻r90的另一端与输出端相接。

13、与现有技术相比，本实用新型的有益效果是：本实用新型通过电压跟随器u1a与反相器u1b的配合，将一路脉冲信号直接拆分为相位严格互补的两路驱动脉冲，省去了传统方案中的独立互补pwm发生器和复杂逻辑电路，显著降低了控制复杂度；串联在+5v参考电压上的vr1电位器可在0–500 ns范围内无级调节死区时间，既满足sic、gan等新型功率器件对窄死区的工艺要求，又能随时补偿温度漂移和器件老化带来的参数变化，确保系统长期稳定；u13、u14驱动芯片支持高、低、高阻三态输出，当负载突变或发生弧光短路时立即切换至高阻态，有效抑制桥臂直通及二次击穿，功率管失效率大幅降低；整体采用对称化、模块化布局，等长走线与分区地设计使寄生电感与电磁干扰同步下降，400khz高频条件下仍能维持优异的emc性能与可靠性；本实用新型提供的400khz功率源驱动电路为光伏、半导体、等离子体清洗等高端工艺设备提供了高性价比的解决方案。