具备嵌入式多功能分区屏蔽与应力释放的封装结构及其制备方法与流程

本发明涉及半导体封装技术应用领域，具体涉及一种具备嵌入式多功能分区屏蔽与应力释放的封装结构及其制备方法。

背景技术：

1、随着电动汽车产业的快速发展，车载电子系统逐步向集中式电子电气架构演进。为满足高算力、小型化及集成化的需求，行业普遍采用2.5d/3d先进封装技术，将高算力ai逻辑晶片、高频宽存储器以及高压驱动晶片集成于同一封装体内。异构集成（heterogeneous integration）与车规级3d封装作为"后摩尔时代"延续摩尔定律的关键技术路线，二者正在深度融合，通过2.5d/3d先进封装手段将不同制程节点、不同功能的芯粒拼装成一个超级系统，实现系统级性能、功耗和面积（ppa）的优化。

2、然而，高度紧凑的异质晶片集成方案使得车载先进封装面临以下两大核心技术难题。

3、第一，电磁干扰（emi）串扰问题。封装体内的高压驱动晶片及逆变器在高频开关切换过程中，会辐射出大量高频电磁信号。这些电磁干扰可穿透封装内部的介电层，对相邻的ai逻辑晶片造成信号串扰，从而引发逻辑运算错误、数据传输异常等故障，严重影响车载电控系统的运行稳定性。

4、第二，热应力失效问题。为解决emi串扰，现有技术通常在异质晶片之间设置连续式金属屏蔽墙。然而，金属屏蔽常用的铜材料的热膨胀系数约为17×10-6/k，而硅基材的热膨胀系数约为2.6×10-6/k，两者之间存在显著差异。电动汽车工作环境的温度区间通常为-40℃至150℃，在此剧烈的冷热循环条件下，连续金属屏蔽墙与硅中介层及重布线层之间持续产生剪切应力。应力不断积累后，极易导致中介层界面分层、硅穿孔（tsv）周边产生微观裂纹，甚至直接引发晶圆脆裂，大幅降低封装产品的使用寿命与可靠性。

5、目前，行业内虽然已有通过在异质晶片间设置金属屏蔽层来抑制电磁串扰的解决方案，但在微小封装空间内同时实现高效分区电磁屏蔽与热应力释放，仍然是车规级异质晶片先进封装领域亟待突破的技术瓶颈。现有技术的连续金属屏蔽墙设计在解决单一电磁屏蔽问题时，反而加剧了热应力集中问题，形成了难以兼顾的技术矛盾。

技术实现思路

1、为解决上述技术问题，本发明提供了一种具备嵌入式多功能分区屏蔽与应力释放的封装结构及其制备方法，该结构摒弃传统刚性连续金属屏蔽墙设计，采用波浪状或锯齿状连续拓扑结构，既保留金属材料优异的电磁屏蔽性能，又利用几何结构的机械柔性，将铜硅cte失配产生的集中热剪切应力横向分散、缓冲释放，大幅降低界面应力，从根源上避免中介层、重布线层分层、tsv裂纹、晶圆脆裂等失效问题。

2、本发明的技术方案是：一种具备嵌入式多功能分区屏蔽与应力释放的封装结构，包括：陶瓷基底引脚组件、异质晶片组件、电磁屏蔽层、光/电接口组件及塑封保护外壳，所述塑封保护外壳包覆除所述光电接口组件外的所有内部结构，形成一体化密封封装；

3、所述异质晶片组件包括高压驱动晶片、ai逻辑晶片及中介层；

4、所述电磁屏蔽层为嵌入式分区屏蔽墙，垂直嵌设于所述中介层内部且位于两晶片之间，由多个垂直硅穿孔经电镀金属层一体化填充制成，所述分区屏蔽墙在所述中介层水平面上的投影为连续性波浪状或锯齿状几何拓扑结构，且其底部与所述陶瓷基底引脚组件中的接地结构电连接。

5、进一步的，所述分区屏蔽墙的电镀金属层为纯铜或铜镍合金；

6、当所述金属层为铜镍合金时，所述铜镍合金中铜的质量分数为80%、镍的质量分数为20%，所述分区屏蔽墙在10mhz至3000mhz频段内的电磁屏蔽效能≥80db，所述分区屏蔽墙与接地端的总连接电阻≤0.05ω。

7、进一步的，所述分区屏蔽墙为连续锯齿状几何拓扑结构，所述锯齿状结构的转折夹角为90°-130°，且相邻锯齿分段之间具有1μm-3μm的间隙，所述间隙的内部填充有聚酰亚胺应力缓冲填料。

8、进一步的，所述分区屏蔽墙为连续波浪状几何拓扑结构，所述波浪状结构的波峰至波谷振幅为50μm，弯曲曲率半径为120μm；

9、所述弯曲曲率半径依据所述中介层内部的热机械应力张量分布进行梯度化设置，所述中介层中越靠近外缘应力集中区域，所述弯曲曲率半径越小。

10、一种具备嵌入式多功能分区屏蔽与应力释放的封装结构德制备方法，包括以下步骤：

11、步骤1、陶瓷基底引脚组件制备：提供氧化铝陶瓷坯料，依次经切割、研磨抛光、清洗后，在基底指定区域沉积铜质接地层，将接地导除引脚与所述铜质接地层通过高温烧结一体成型，并制备电互连线路及引脚；

12、步骤2、中介层预处理：对晶圆级中介层进行清洗、尺寸检测及初始内应力预检测，筛选合格中介层；

13、步骤3、tsv深孔刻蚀：采用深孔反应离子刻蚀工艺，在所述中介层内部且对应于所述高压驱动晶片与所述ai逻辑晶片之间的分隔区域，沿预设的波浪状或锯齿状轨迹加工垂直硅穿孔阵列；

14、步骤4、嵌入式分区屏蔽墙电镀填充：对所述垂直硅穿孔进行电镀金属层一体化填充，形成所述分区屏蔽墙；

15、当步骤3采用锯齿状轨迹时，在对应分段间隙内填充聚酰亚胺应力缓冲填料并固化；

16、步骤5、异质晶片装配：将所述高压驱动晶片与所述ai逻辑晶片通过共晶焊接工艺装配至所述中介层上表面的指定区域，形成异质晶片组件；

17、步骤6、组件对接组装：将所述异质晶片组件贴合固定于所述陶瓷基底引脚组件上，使所述分区屏蔽墙底部与所述铜质接地层电连接；

18、步骤7、光电接口集成：将微型光纤耦合接口与bga电互连接口装配至封装体预留窗口位置，进行焊接及密封胶涂覆固化；

19、步骤8、整体塑封成型：采用环氧塑封料对除所述光电接口组件外的所有内部结构进行注塑包覆，形成塑封保护外壳；

20、步骤9、后处理：对塑封成型后的封装体进行高压氮气吹扫除尘、常温静置4h-6h应力释放、激光打标及外观全检；

21、步骤10、综合性能测试：包括检测电磁屏蔽、光信号传输、热应力耐受、绝缘和导通核心指标。

22、进一步的，步骤1中，所述氧化铝陶瓷基底的厚度为1.0±0.05mm，所述铜质接地层的厚度为12μm±1μm；

23、步骤3中，所述垂直硅穿孔的孔深为250μm、孔径为25μm以及深宽比为10:1。

24、进一步的，步骤3中，所述波浪状轨迹的振幅为50μm、曲率半径为120μm；

25、步骤4中，所述电镀的温度为40℃±2℃，电流密度为1.2a/dm²至1.5a/dm²。

26、进一步的，步骤3中，所述锯齿状轨迹的转折夹角为90°至130°，分段间隙为1μm至3μm；

27、步骤4中，所述聚酰亚胺的固化温度为80℃至100℃、固化时长为30min至45min。

28、进一步的，步骤5中所述共晶焊接的温度为200℃-220℃，焊接压力为0.5mpa至1.0mpa，所述高压驱动晶片与所述ai逻辑晶片的中心间距为1.0mm±0.05mm，装配偏移量≤0.03mm。

29、本发明的有益技术效果是：

30、1、本技术摒弃传统刚性连续金属屏蔽墙设计，采用波浪状或锯齿状连续拓扑结构，既保留金属材料优异的电磁屏蔽性能，又利用几何结构的机械柔性，将铜硅cte失配产生的集中热剪切应力横向分散、缓冲释放，大幅降低界面应力，从根源上避免中介层、重布线层分层、tsv裂纹、晶圆脆裂等失效问题。

31、2、嵌入式分区屏蔽墙与接地结构无缝低阻连接，在封装内部形成立体分区屏蔽屏障，在10mhz-3000mhz车载常用高频频段内屏蔽效能≥80db，可阻隔高压驱动晶片开关工作时产生的电磁干扰，保护ai逻辑晶片稳定运行。

32、3、本结构依托现有成熟的晶圆级tsv刻蚀、金属电镀、封装工艺实现，无需新增复杂工序与设备，不额外占用封装外部空间，集成度高、生产成本可控，适配实验室研发与规模化工业生产。

33、4、分区屏蔽墙的曲率半径、转折角度、分段间隙可根据中介层应力分布梯度化调整，同时波浪状、锯齿状两种拓扑结构可按需选型，能够适配不同尺寸、不同功率的异质集成晶片封装场景。

34、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。