半导体器件测试方法及装置与流程

本公开涉及半导体，特别涉及一种半导体器件测试方法及装置。

背景技术：

1、氮化镓（gan）功率器件等半导体器件在出厂前都需要经过测试。

2、对于半导体器件的测试包括多种类型，例如包括电容-电压（capacitance-voltage，c-v）测试。

3、目前，半导体器件测试的结果容易存在精度问题，如何提高半导体器件测试的准确性是当前需要解决的问题。

技术实现思路

1、本公开实施例提供了一种半导体器件测试方法及装置。所述技术方案如下：

2、第一方面，本公开实施例提供了一种半导体器件测试方法，所述方法应用于测试系统，所述测试系统包括测试设备以及与所述测试设备电连接的测试载板，所述方法包括：

3、在所述测试系统处于开路状态时，获取所述测试系统形成的测试回路的开路状态寄生参数；

4、在所述测试系统处于短路状态时，获取所述测试系统形成的测试回路的短路状态寄生参数；

5、保存校准文件，所述校准文件包括所述开路状态寄生参数和所述短路状态寄生参数；

6、在使用所述测试系统测试之前，调用所述校准文件对所述测试设备进行校准；

7、在待测试器件与所述测试载板电连接之后，通过所述测试设备对所述待测试器件进行测试。

8、可选地，在所述测试系统处于短路状态时，获取所述测试系统形成的测试回路的短路状态寄生参数，包括：

9、在所述测试载板上安装短路的半导体器件，所述测试设备、所述测试载板和所述短路的半导体器件形成所述测试回路；

10、通过所述测试设备获取所述测试回路的所述短路状态寄生参数。

11、可选地，所述测试设备为c-v测试设备；

12、所述测试载板为测试座或pcb测试板。

13、可选地，所述开路状态寄生参数包括并联寄生电容和并联漏电导；

14、所述短路状态寄生参数包括串联寄生电阻和串联寄生电感。

15、可选地，调用所述校准文件进行所述测试设备的校准，包括：

16、根据所述校准文件中的所述开路状态寄生参数和所述短路状态寄生参数，对所述测试设备的补偿系数进行修正；

17、通过所述测试设备对所述待测试器件进行测试，包括：

18、测试所述待测试器件的参数；

19、采用修正后的所述补偿系数对所述待测试器件的参数进行补偿。

20、第二方面，本公开实施例提供了一种半导体器件测试装置，所述装置应用于测试系统，所述测试系统包括测试设备以及与所述测试设备电连接的测试载板，所述装置包括：

21、获取模块，用于在所述测试系统处于开路状态时，获取所述测试系统形成的测试回路的开路状态寄生参数；在所述测试系统处于短路状态时，获取所述测试系统形成的测试回路的短路状态寄生参数；

22、存储模块，用于保存校准文件，所述校准文件包括所述开路状态寄生参数和所述短路状态寄生参数；

23、校准模块，用于在使用所述测试系统测试之前，调用所述校准文件对所述测试设备进行校准；

24、测试模块，用于在待测试器件与所述测试载板电连接之后，通过所述测试设备对所述待测试器件进行测试。

25、可选地，所述获取模块，用于在所述测试载板上安装短路的半导体器件，使所述测试设备、所述测试载板和所述短路的半导体器件形成所述测试回路时，通过所述测试设备获取所述测试回路的所述短路状态寄生参数。

26、可选地，所述校准模块，用于根据所述校准文件中的所述开路状态寄生参数和所述短路状态寄生参数，对所述测试设备的补偿系数进行修正；

27、所述测试模块，用于测试所述待测试器件的参数；采用修正后的所述补偿系数对所述待测试器件的参数进行补偿。

28、第三方面，本公开实施例提供了一种计算机设备，所述计算机设备包括：处理器；被配置为存储处理器可执行指令的存储器；其中，所述处理器被配置为执行第一方面任一项所述的半导体器件测试方法。

29、第四方面，本公开实施例提供了一种计算机可读存储介质，当所述计算机可读存储介质中的指令由计算机设备的处理器执行时，使得所述计算机设备能够执行第一方面任一项所述的半导体器件测试方法。

30、本公开实施例提供的技术方案带来的有益效果是：

31、在本公开实施例中，先在测试系统处于开路状态时，获取测试系统形成的测试回路的开路状态寄生参数，以及，在测试系统处于短路状态时，获取测试系统形成的测试回路的短路状态寄生参数；通过上述两种情况下得到的寄生参数形成校准文件；在对待测试器件进行测试前，调用该校准文件对测试设备进行校准，然后再进行待测试器件的测试。这样，不但消除了测试设备中的线缆和测试设备中的夹具引入的寄生参数，而且也消除了测试载板引入的寄生参数，使得半导体器件测试的准确性得到提高，保证了半导体器件测试结果的精度。

1.一种半导体器件测试方法，其特征在于，所述方法应用于测试系统（10），所述测试系统（10）包括测试设备（20）以及与所述测试设备（20）电连接的测试载板（30），所述方法包括：

2.根据权利要求1所述的方法，其特征在于，在所述测试系统（10）处于短路状态时，获取所述测试系统（10）形成的测试回路的短路状态寄生参数，包括：

3.根据权利要求1或2所述的方法，其特征在于，所述测试设备（20）为c-v测试设备；

4.根据权利要求1或2所述的方法，其特征在于，所述开路状态寄生参数包括并联寄生电容和并联漏电导；

5.根据权利要求1或2所述的方法，其特征在于，调用所述校准文件进行所述测试设备（20）的校准，包括：

6.一种半导体器件测试装置，其特征在于，所述装置应用于测试系统（10），所述测试系统（10）包括测试设备（20）以及与所述测试设备（20）电连接的测试载板（30），所述装置包括：

7.根据权利要求6所述的装置，其特征在于，所述获取模块（301），用于在所述测试载板（30）上安装短路的半导体器件，使所述测试设备（20）、所述测试载板（30）和所述短路的半导体器件形成所述测试回路时，通过所述测试设备（20）获取所述测试回路的所述短路状态寄生参数。

8.根据权利要求6或7所述的装置，其特征在于，所述校准模块（303），用于根据所述校准文件中的所述开路状态寄生参数和所述短路状态寄生参数，对所述测试设备（20）的补偿系数进行修正；

9.一种计算机设备，其特征在于，所述计算机设备包括：处理器；被配置为存储处理器可执行指令的存储器；其中，所述处理器被配置为执行权利要求1至5任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，当所述计算机可读存储介质中的指令由计算机设备的处理器执行时，使得所述计算机设备能够执行权利要求1至5任一项所述的方法。