一种电源分配网络阻抗优化电路的制作方法

本申请涉及集成电路，特别是涉及一种电源分配网络阻抗优化电路。

背景技术：

1、随着高速数字与射频集成电路工作频率的不断提升，芯片内部瞬态电流变化率急剧增加。另一方面，为了降低芯片的动态功耗，其核心电压也随之逐渐降低。以ddr5内存模组为例，其核心供电vdd电压值已降低至1.1v，对应目标阻抗也随之进一步降低，这使得电压波动裕量（即噪声容限）被较大程度压缩。

2、因此，电源分配网络（power distribution network，pdn）的阻抗控制已成为电源完整性设计考量的关键因素。在系统运行过程中，pdn阻抗在特定频点的谐振峰值若超出芯片所允许的目标阻抗，将会使芯片内部i/o驱动翻转所产生的同步开关噪声形成耦合放大，进而通过传导或辐射路径严重恶化信号完整性，最终导致系统误码率升高或射频灵敏度下降，严重影响整机性能。为避免以上问题，通常在负载芯片（如dram颗粒）所在平面层附近位置布置去耦电容以降低pdn阻抗。但这种布置方法仍存在一些缺陷：一是去耦效果有限，pdn阻抗仍会增大，导致去耦效果降低；二是额外寄生参数，导致去耦电容自谐振频率偏移，削弱目标频段内的去耦效果；三是存在过孔残桩容易产生谐振噪声间接影响信号质量，同时也降低电容的去耦效率；四是利用率不足，印制电路板的尺寸过大。

技术实现思路

1、本申请的目的是提供一种电源分配网络阻抗优化电路，可降低pdn阻抗，从而提高电源分配网络阻抗优化电路的去耦效果。

2、为实现上述目的，本申请提供了如下方案。

3、本申请提供了一种电源分配网络阻抗优化电路，包括：

4、电源过孔电路、第一扇出焊盘等效电路、去耦电容等效电路、第二扇出焊盘等效电路和地过孔电路；所述去耦电容等效电路包括：顶层去耦电容等效电路和底层去耦电容等效电路；

5、所述电源过孔电路与所述第一扇出焊盘等效电路连接；所述第一扇出焊盘等效电路分别与所述顶层去耦电容等效电路和所述底层去耦电容等效电路连接；所述顶层去耦电容等效电路和所述底层去耦电容等效电路分别与所述第二扇出焊盘等效电路连接；所述第二扇出焊盘等效电路与所述地过孔电路连接所述顶层去耦电容等效电路和所述底层去耦电容等效电路并联；

6、所述电源过孔电路用于传输电源提供的电流，为所述顶层去耦电容等效电路和所述底层去耦电容等效电路提供并联路径，降低高频等效电感；所述第一扇出焊盘等效电路用于分配所述电流至所述顶层去耦电容等效电路和所述底层去耦电容等效电路，引入可控寄生参数；所述去耦电容等效电路用于降低电源分配网络阻抗；所述第二扇出焊盘用于汇合所述电流至所述地过孔电路；所述地过孔电路用于导入所述电流至地平面，构成去耦回路；所述顶层去耦电容等效电路和所述底层去耦电容等效电路并联用于增加有效总电容，降低有效总电感和有效总电阻。

7、根据本申请提供的具体实施例，本申请具有了以下技术效果：

8、本申请提供了一种电源分配网络阻抗优化电路，通过重构电源分配网络阻抗优化电路的组成，具体包括：电源过孔电路、第一扇出焊盘等效电路、去耦电容等效电路、第二扇出焊盘等效电路和地过孔电路；去耦电容等效电路包括：顶层去耦电容等效电路和底层去耦电容等效电路；其中，电源过孔电路与第一扇出焊盘等效电路连接；第一扇出焊盘等效电路分别与顶层去耦电容等效电路和底层去耦电容等效电路连接；顶层去耦电容等效电路和底层去耦电容等效电路分别与第二扇出焊盘等效电路连接；第二扇出焊盘等效电路与地过孔电路连接。在重构的电源分配网络阻抗优化电路中，通过顶层去耦电容等效电路和底层去耦电容等效电路组成去耦电容等效电路，使电源分配网络顶层和底层均设置了去耦电容等效电路，提高了利用率，通过由顶层和底层两路的并联，增加有效总电容，降低有效总电感和有效总电阻，实现了pdn阻抗的降低，从而提高去耦效果；通过增设第一扇出焊盘等效电路和第二扇出焊盘等效电路和地过孔电路，引入可控寄生参数，减少了额外寄生参数，降低去耦电容自谐振频率的偏移，提高了去耦效果；通过电源过孔电路和地过孔电路充分利用过孔残桩空间，避免了谐振噪声的产生，从而提高电源分配网络阻抗优化电路的去耦效果。

1.一种电源分配网络阻抗优化电路，其特征在于，所述电源分配网络阻抗优化电路包括：电源过孔电路、第一扇出焊盘等效电路、去耦电容等效电路、第二扇出焊盘等效电路和地过孔电路；所述去耦电容等效电路包括：顶层去耦电容等效电路和底层去耦电容等效电路；

2.根据权利要求1所述的电源分配网络阻抗优化电路，其特征在于，所述电源过孔电路包括：电源过孔第一支路电感和电源过孔第二支路电感；

3.根据权利要求2所述的电源分配网络阻抗优化电路，其特征在于，所述第一扇出焊盘等效电路包括：第一顶层扇出焊盘等效电路和第一底层扇出焊盘等效电路；所述第一顶层扇出焊盘等效电路包括：第一顶层扇出电感和第一顶层扇出电容；所述第一底层扇出焊盘等效电路包括：第一底层扇出电感和第一底层扇出电容；

4.根据权利要求3所述的电源分配网络阻抗优化电路，其特征在于，所述顶层去耦电容等效电路包括：顶层等效电阻、顶层等效电感和顶层去耦电容；所述底层去耦电容等效电路包括：底层等效电阻、底层等效电感和底层去耦电容；

5.根据权利要求4所述的电源分配网络阻抗优化电路，其特征在于，所述第二扇出焊盘等效电路包括：第二顶层扇出焊盘等效电路和第二底层扇出焊盘等效电路；所述第二顶层扇出焊盘等效电路包括：第二顶层扇出电感和第二顶层扇出电容；所述第二底层扇出焊盘等效电路包括：第二底层扇出电感和第二底层扇出电容；

6.根据权利要求5所述的电源分配网络阻抗优化电路，其特征在于，所述顶层等效电阻与所述底层等效电阻的阻值相等；所述顶层等效电感与底层等效电感的电感值相等；所述顶层去耦电容和所述底层去耦电容的电容值相等；第一顶层扇出电感、第一底层扇出电感、第二顶层扇出电感和第二底层扇出电感的电感值相等；第一顶层扇出电容、第一底层扇出电容、第二顶层扇出电容和第二底层扇出电容的电容值相等。

7.根据权利要求5所述的电源分配网络阻抗优化电路，其特征在于，所述地过孔电路包括：地过孔第一支路电感和地过孔第二支路电感；

8.根据权利要求6所述的电源分配网络阻抗优化电路，其特征在于，所述电源分配网络阻抗优化电路的有效总电容等于顶层去耦电容和底层去耦电容相加。

9.根据权利要求6所述的电源分配网络阻抗优化电路，其特征在于，所述电源分配网络阻抗优化电路的有效总电阻等于顶层等效电感和底层等效电感相加除以2。

10.根据权利要求6所述的电源分配网络阻抗优化电路，其特征在于，所述电源分配网络阻抗优化电路的有效总电感为：