具有高压死区保护的SiCMOSFET高速输出驱动电路的制作方法

本发明涉及一种用于各类功率集成电路的具有高压死区保护的sic mosfet高速输出驱动电路，属于集成电路。

背景技术：

1、输出驱动电路模块作为功率集成电路的核心组件，主要承担信号放大与隔离任务。它将控制端的弱电信号转换为具备足够电流和电压幅值，足以驱动芯片外部各类功率器件的强电信号，广泛应用于电源芯片、功率器件、显示及电机驱动芯片等功率集成电路中。典型的输出驱动电路通常包括输入缓冲级及推挽输出级。其中，推挽级输出级通常由互补的pmos与nmos管构成，提供强大的拉灌电流能力，对负载电容进行快速充放电。为提高推挽输出电路的可靠性，通常在电路中引入死区保护，防止上下桥臂pmos与nmos管因开关延迟而同时导通，产生巨大尖峰电流，导致器件过热甚至烧毁。面向sic mosfet器件的输出驱动模块，还需具备快速、米勒钳位保护等功能，以适应更高的开关频率。

2、典型的具备死区保护功能的高压输出驱动电路如中国专利202610704896.4的附图1所示。反相器inv10~ inv12构成的p端反相器链和反相器inv7~ inv9构成的n端反相器链共同组成的正、负端输入缓冲级的输出vgp和vgn分别驱动输出驱动pmos管hmp1和nmos管hmn1，vgp和vgn还分别反馈到p端反相器链、n端反相器链的前端，通过交叉耦合实现死区时间保护功能。由于vgp和vgn分别直接反馈到p端反相器链、n端反相器链的前端，因此vgp和vgn的逻辑电平高电平电压和低电平电压必须与p端反相器链、n端反相器链的前端逻辑单元的逻辑电平高电平电压和低电平电压一致，才能保证逻辑电平阐述不出问题。为此，该附图1所述高压输出驱动电路中，所有逻辑单元内部的器件均必须使用vgs和vds耐压均为vcc的器件才行。当vcc电压达到20v时，上述电路内部器件均需要使用厚栅氧绝缘晶体管，而该类器件的寄生参数通常较大，限制了图中高压输出驱动电路的输出驱动速度。

3、中国专利202310477715.5公开的附图3提出了另外一种高速输出驱动电路。在输出驱动pmos管m31（相当于专利202610704896.4附图1中的hmp1）驱动链路中增加一个电平移位电路，并将反相器invp1~ invpk构成的p端反相器链的地电位连接到浮动地vsh，同时将反相器invn1~ invnk构成的n端反相器链的电源连接到低压电源vccl。使得p端反相器链和n端反相器链的内部器件仅使用耐压为vccl的低压器件就可以实现，从而提高了高压输出驱动电路的输出驱动速度。然而，该电路中invp1~ invpk构成的p端反相器链输入vinp和输出信号vgh信号的高电平电压为vcc，低电平电压为浮动地vsh；invn1~ invnk构成的n端反相器链输入vin和输出信号vgl信号的高电平电压为vccl，低电平电压为地电压gnd。由于vgh信号和vin信号的高低电平电位不同，vgh信号无法直接采用专利202610704896.4附图1所示的方法连接到invn1~invnk构成的n端反相器链输入端；同样的，vgl信号无法直接连接到invp1~ invpk构成的p端反相器链输入端；因此无法产生专利202610704896.4附图1所示电路的死区时间保护功能。

技术实现思路

1、本发明在现有技术基础上，提供了一种具有高压死区保护的sic mosfet高速输出驱动电路，以提高现有sic mosfet高速输出驱动电路的可靠性。

2、本发明提供的具有高压死区保护的sic mosfet高速输出驱动电路，其结构包括电平移位电路、延时电路、跟随ldo电路、恒定5v ldo电路、高侧前级驱动反相器链、高侧前级驱动反相器链、高侧控制反馈电路、低侧控制反馈电路、输出驱动pmos管hmp1、输出驱动nmos管hmn1、米勒钳位监测电路、米勒钳位控制电路和钳位控制nmos管hmn2；

3、输入数据din同时连接到电平移位电路和延时电路的输入端，电平移位电路的输出为信号dinh，连接到高侧前级驱动反相器链，延时电路的输出为信号dinl，连接到高侧前级驱动反相器链；高侧前级驱动反相器链的输出端连接输出驱动pmos管hmp1栅极和高侧控制反馈电路的输入端，高侧前级驱动反相器链的输出端连接输出驱动nmos管hmn1栅极和低侧控制反馈电路的输入端，高侧控制反馈电路的输出端连接高侧前级驱动反相器链，低侧控制反馈电路的输出端连接高侧前级驱动反相器链；所述高侧前级驱动反相器链根据dinh信号和低侧控制反馈电路输出的vgnlh信号产生输出驱动pmos管hmp1的高压浮动栅驱动信号vgp；所述高侧前级驱动反相器链根据dinl信号和高侧控制反馈电路输出的vgphl信号产生输出驱动nmos管hmn1的低侧栅驱动信号vgn；高压浮动栅驱动信号vgp经过高侧控制反馈电路产生vgphl信号，低侧栅驱动信号vgn经过低侧控制反馈电路产生vgnlh信号；

4、输出驱动pmos管hmp1源极连接到高压电源vh，输出驱动pmos管hmp1漏极为输出上拉引脚gon_pin，并连接到外部栅极驱动保护电阻roh左端；输出驱动nmos管hmn1源极连接到地gnd，输出驱动nmos管hmn1漏极为输出下拉引脚goff_pin，并连接到外部栅极驱动保护电阻rol左端；电阻roh右端和电阻rol右端相连，作为驱动芯片外部高压功率晶体管m0的栅极驱动信号和clamp_pin引脚；

5、米勒钳位监测电路的输入端vclamp连接clamp_pin引脚以及钳位控制nmos管hmn2漏极，米勒钳位监测电路的输出信号vclamp_flag连接到米勒钳位控制电路的第一输入端，米勒钳位控制电路的第二输入端连接信号dinh，米勒钳位控制电路的输出信号vclamp_out连接nmos管hmn2栅极；钳位控制nmos管hmn2的源极接负电压vee；

6、所述跟随ldo电路用于提供浮动地vss_float，所述恒定5v ldo电路用于提供5v低压电源vccl，并且vss_float电压与vccl电压之和为vh。

7、具体的，所述低侧控制反馈电路包括：高压nmos管mn400、高压nmos管mn401、pmos管mp400、pmos管mp401、高压pmos管mp402、高压pmos管mp403、pmos管mp404、pmos管mp405、nmos管mn402、nmos管mn403、反相器inv40、电阻r400、电阻r401、电阻r402、电阻r403；

8、其中高压nmos管mn400漏极连接高压pmos管mp402漏极，高压nmos管mn400栅极连接低侧栅驱动信号vgn，高压nmos管mn401漏极连接高压pmos管mp403漏极，高压nmos管mn401的栅极连接低侧栅驱动信号vgn经反相器inv40的反向信号vgnn，高压nmos管mn400源极和高压nmos管mn401源极均接地gnd；高压pmos管mp402源极连接pmos管mp400漏极、pmos管mp401栅极、电阻r401下端、电阻r400上端、pmos管mp404栅极和nmos管mn402的栅极；高压pmos管mp403源极连接pmos管mp401漏极、pmos管mp400栅极；高压pmos管mp402栅极和高压pmos管mp403栅极、电阻r400下端相连，并连接到浮动地vss_float；pmos管mp404漏极和nmos管mn402漏极相连，还连接到pmos管mp405栅极和nmos管mn403栅极，pmos管mp405漏极和nmos管mn403漏极相连，产生vgnlh信号；

9、nmos管mn402源极经过串联的电阻r402和电阻r403连接到浮动地vss_float，nmos管mn403源极也连接到浮动地vss_float；pmos管mp400源极、pmos管mp401源极、pmos管mp404源极、pmos管mp405源极、电阻r401上端全部连接到高压电源vh。

10、上述电路中，高压nmos管mn400、高压nmos管mn401、pmos管mp400、pmos管mp401、高压pmos管mp402、高压pmos管mp403、反相器inv40、电阻r400、电阻r401构成一个带初始偏置功能的交叉耦合放大器；高压nmos管mn400栅极和高压nmos管mn401栅极为差分输入，电阻r400和电阻r401串联分压，为pmos管mp401栅极提供初始偏置，高压pmos管mp402栅极和高压pmos管mp403栅极、电阻r400的下端均连接到浮动地vss_float形成自偏置功能。

11、具体的，所述高侧控制反馈电路包括：高压pmos管mp500、高压pmos管mp501、nmos管mn500、nmos管mn501、高压nmos管mn502、高压nmos管mn503、nmos管mn504、nmos管mn505、pmos管mp502、pmos管mp503、反相器inv50、电阻r500、电阻r501、电阻r502、电阻r503；

12、其中高压pmos管mp500漏极连接高压nmos管mn502漏极，高压pmos管mp500栅极连接高压浮动栅驱动信号vgp，高压pmos管mp501漏极连接高压nmos管mn503漏极，高压pmos管mp501栅极连接高压浮动栅驱动信号vgp经反相器inv50的反向信号vgpn，高压pmos管mp500源极和高压pmos管mp501源极均接高压电源vh；高压nmos管mn502源极连接nmos管mn500漏极、nmos管mn501栅极、电阻r501下端、电阻r500上端、nmos管mn504栅极和pmos管mp502栅极，高压nmos管mn503源极连接nmos管mn501漏极、nmos管mn500栅极；高压nmos管mn502栅极连接高压nmos管mn503栅极、电阻r501上端并连接到vccl；nmos管mn504漏极和pmos管mp502漏极相连，还连接到pmos管mn505栅极和nmos管mp503栅极，pmos管mn505漏极和nmos管mp503漏极相连，产生vgphl信号；

13、pmos管mp502源极经过串联的电阻r502和电阻r503连接到vccl，pmos管mp503源极也连接到vccl；nmos管mn500源极、nmos管mn501源极、nmos管mn504源极、pmos管mn505源极、电阻r500下端全部连接到地gnd。

14、上述电路中，高压pmos管mp500、高压pmos管mp501、nmos管mn500、nmos管mn501、高压nmos管mn502、高压nmos管mn503、反相器inv50、电阻r500、电阻r501构成一个带初始偏置功能的交叉耦合放大器；高压pmos管mp500栅极和高压pmos管mp501栅极为差分输入，电阻r500和电阻r501串联分压为nmos管mn501栅极提供初始偏置，高压nmos管mn502栅极和高压nmos管mn503栅极、电阻r501上端均连接到vccl形成自偏置功能。

15、具体的，所述米勒钳位监测电路包括阈值电压产生模块和监测比较模块，所述阈值电压产生模块包括：pmos管mp600、pmos管mp601、高压pmos管mp602、电阻r600、电阻r601、电阻r602、电阻r603、电阻r604、电阻r605；pmos管mp600漏极依次经过电阻r600、电阻r601、电阻r602、电阻r603接地gnd，pmos管mp600漏极还连接pmos管mp600栅极、pmos管mp601栅极，pmos管mp601漏极连接高压pmos管mp602源极，电阻r600和电阻r601的连接点连接高压pmos管mp602栅极，高压pmos管mp602漏极依次经过电阻r604、电阻r605接地gnd；pmos管mp600源极和pmos管mp601源极均接高压电源vh；电阻r604和电阻r605的连接点产生参考阈值电压vth连接到pmos管mp607栅极；

16、其中，pmos管mp600、电阻r600、电阻r601、电阻r602、电阻r603构成自偏置电路，为pmos管mp601和高压pmos管mp602构成的共源共栅电流源提供偏置电压和电流，该电流流过电阻r604和电阻r605后通过分压产生参考阈值电压vth；

17、所述监测比较模块包括：pmos管mp603、pmos管mp604、pmos管mp605、pmos管mp606、pmos管mp607、pmos管mp608、pmos管mp609、nmos管mn600、nmos管mn601、nmos管mn602、nmos管mn603、电阻r606、电阻r607、电阻r608；

18、pmos管mp603栅极连接pmos管mp605栅极、pmos管mp604漏极，pmos管mp603漏极连接pmos管mp604源极，pmos管mp604漏极依次经过电阻r606、电阻r607、电阻r608接地gnd，电阻r606和电阻r607的连接点连接到pmos管mp604栅极和pmos管mp606栅极，pmos管mp605漏极连接pmos管mp606源极，pmos管mp606漏极连接pmos管mp607源极、pmos管mp608源极，pmos管mp607漏极连接nmos管mn600漏极、nmos管mn600栅极、nmos管mn601栅极，pmos管mp608漏极连接nmos管mn601漏极、pmos管mp609栅极、nmos管mn603栅极，pmos管mp608栅极连接nmos管mn602源极，nmos管mn602漏极连接vclamp输入端，pmos管mp609漏极连接nmos管mn603漏极产生信号vclamp_flag；pmos管mp603源极、pmos管mp605源极、pmos管mp609源极均连接vccl，nmos管mn600源极、nmos管mn601源极、nmos管mn603源极均接地gnd；

19、其中，pmos管mp605、pmos管mp606、pmos管mp607、pmos管mp608、pmos管mp609、nmos管mn600、nmos管mn601、nmos管mn602、nmos管mn603构成2级比较器电路，pmos管mp605和pmos管mp606构成的共源共栅电流源为2级比较器第一级差分放大电路的尾电流源，其偏置电压由pmos管mp603、pmos管mp604、电阻r606、电阻r607、电阻r608组成的自偏置电路提供；所述2级比较器的差分输入信号分别为vth和vclamp，输出即为米勒钳位监测电路的输出信号vclamp_flag。

20、上述电路中，nmos管mn602的栅极控制信号dinn为输入数据din的反向信号，当din为逻辑低电平时，dinn信号为高电平电压vccl，此时pmos管mp608的栅极连接到vclamp，所述2级比较器对vth和vclamp两个电压进行比较，开展米勒钳位电压监测功能；当din为逻辑高电平时，dinn信号为低电平电压gnd，米勒钳位电压监测功能关闭。

21、具体的，所述米勒钳位控制电路包括：高压转低压电平移位电路、clamp控制组合逻辑和clamp控制驱动反相器链；高压转低压电平移位电路的输出连接到clamp控制组合逻辑的第一逻辑输入端，clamp控制组合逻辑的第二逻辑输入端为米勒钳位监测电路的输出信号vclamp_flag；clamp控制组合逻辑的输出端连接到clamp控制驱动反相器链的输入，clamp控制驱动反相器链的输出即为vclamp_out信号；

22、所述高压转低压电平移位电路包括：高压pmos管mp700栅极连接信号dinh，高压pmos管mp700漏极连接高压nmos管mn702漏极，高压nmos管mn702源极连接nmos管mn700漏极、nmos管mn701栅极、电阻r700上端，nmos管mn701漏极连接nmos管mn700栅极、高压nmos管mn703源极、pmos管mp704漏极、pmos管mp705栅极、nmos管mn708栅极；信号dinh经过反相器inv70得到反信号dinhn，连接到高压pmos管mp701栅极；pmos管mp704栅极连接pmos管mp705漏极、nmos管mn708漏极、pmos管mp706栅极、nmos管mn709栅极；pmos管mp706漏极和nmos管mn709漏极相连为高压转低压电平移位电路的输出端；高压pmos管mp700源极、高压pmos管mp701源极连接高压电源vh，高压nmos管mn702栅极、高压nmos管mn703栅极、pmos管mp704源极、pmos管mp705源极、pmos管mp706源极连接vccl，nmos管mn700源极、nmos管mn701源极、nmos管mn708源极、nmos管mn709源极、电阻r700下端接地gnd；

23、其中，高压pmos管mp700、高压pmos管mp701、nmos管mn700、nmos管mn701、高压nmos管mn702、高压nmos管mn703、反相器inv70、电阻r700构成一个带初始偏置功能的交叉耦合放大器，所述交叉耦合放大器的输出为高压nmos管mn703源极和nmos管mn701漏极连接点；pmos管mp704、pmos管mp705、pmos管mp706、nmos管mn708、nmos管mn709构成上拉钳位两级反相器；

24、所述clamp控制组合逻辑包括：反相器inv700、与门and700、或非门nor700和或非门nor701；反相器inv700的输入端和与门and700的第一输入端均连接高压转低压电平移位电路的输出，与门and700的第二输入端连接信号vclamp_flag，反相器inv700的输出端连接或非门nor700的第一输入端，与门and700的输出端连接或非门nor701的第一输入端，或非门nor701的输出端连接或非门nor700的第二输入端，或非门nor700的输出端连接或非门nor701的第二输入端并连接到clamp控制驱动反相器链的输入端。

25、上述电路中，所述高压转低压电平移位电路的上拉钳位两级反相器用于加速交叉耦合放大器的输出逻辑电平翻转；当交叉耦合放大器的输出为高电平转低电平时，pmos管mp704漏极、pmos管mp705栅极和nmos管mn708栅极电压由高电平转低电平，pmos管mp705漏极和nmos管mn708漏极由低电平转高电平，pmos管mp704栅极同样由低电平转高电平并关断pmos管mp704，加速交叉耦合放大器的输出由高电平转低电平的翻转速度；当交叉耦合放大器的输出为低电平转高电平时，pmos管mp704漏极、pmos管mp705栅极和nmos管mn708栅极电压由低电平转高电平，pmos管mp705漏极和nmos管mn708漏极由高电平转低电平，pmos管mp704栅极同样由高电平转低电平并使pmos管mp704导通，加速交叉耦合放大器的输出由低电平转高电平的翻转速度。

26、当dinh信号为高电平时，与门and700有效，与门and700的第二输入端vclamp_flag信号可以正常输入，并输出到clamp控制驱动反相器链，从而得到受vclamp_flag信号控制的vclamp_out信号；当dinh信号为低电平时，与门and700输出被锁定，与门and700的第二输入端vclamp_flag信号不在有效，无法影响clamp控制驱动反相器链的输出，clamp控制驱动反相器链输出的vclamp_out信号被钳位到0。

27、本发明的优点是：

28、1、增加了高侧控制反馈电路和低侧控制反馈电路，用于将高压浮动栅驱动信号vgp和低侧栅驱动信号vgn分别进行电平移位转换，并分别反馈到低侧前级驱动反相器链和高侧前级驱动反相器链的输入端，最终形成交叉耦合死区时间保护功能。

29、2、增加了clamp（米勒钳位）监测电路、clamp（米勒钳位）控制电路和钳位控制nmos管hmn2，用于在sic mosfet器件关断期间提供米勒钳位保护，保证sic mosfet m0的栅极被下拉到负电压vee，保证sic mosfet不发生米勒电容误触发现象。