一种输入范围倍增的sigma-delta调制器的制作方法

本发明涉及集成电路，具体涉及一种输入范围倍增的sigma-delta调制器，适用于各种高阶sigma-delta调制器电路。

背景技术：

1、sigma-delta调制器作为高精度sigma-delta模拟数字转换器的核心组成部分，通过过采样和噪声整形技术，可以有效降低信号频带内的量化噪声，获得高精度量化数据，在音频处理、传感器接口、通信等领域得到广泛应用。

2、sigma-delta调制器的信噪比是一项关键指标。噪声的主要来源之一是调制器整形量化噪声。降低量化噪声的一种方法是提高调制器阶数。但是，随着调制器阶数的提高，允许的信号输入范围随之减小。具体来说，高阶调制器虽然会降低信号频带内的噪声功率，但会更明显地增加信号频带外的噪声功率，使得总的噪声功率增大，导致环路更容易发生饱和并且失效。这种因饱和而发生的sigma-delta调制环路失效更容易发生在低量化位数的sigma-delta调制器中。为了使环路不至于饱和，就需要缩小调制器输入信号幅度，从而减小了信号功率，导致信噪比降低。这种现象限制了高阶sigma-delta调制器提升信噪比的有效性，尤其是1位量化的高阶sigma-delta调制器。

3、现有技术中，为了扩大高阶sigma-delta调制器的输入范围，通常采用系数缩放、多位量化器等方法。但这些方法存在诸多局限性，例如：系数缩放会导致积分电容明显增大，使得芯片面积和复杂度明显增加；采用多位量化技术则会引入额外的失真，而且增加电路的复杂度和功耗。因此，亟需一种新的技术方案，在不使电路过度复杂、不额外引入失真的前提下，有效扩大高阶sigma-delta调制器的输入范围。

技术实现思路

1、针对上述技术问题，本发明提供了一种输入范围倍增的sigma-delta调制器。本发明通过倍增参考电平实现输入信号范围的扩大，无需缩放调制器系数或者引入多位量化器，能够有效避免过大的芯片面积和失真，实现允许信号输入范围的倍增，特别适用于高阶sigma-delta调制器。

2、本发明采用的技术方案如下：

3、一种输入范围倍增的sigma-delta调制器，工作在双相不交叠时钟φ1和φ2下，包括第一积分器、第二积分器、求和电路、比较器、参考电平倍增及反馈单元，其中：

4、第一积分器用于对输入差分信号采样并积分，φ1时钟有效时，第一积分器采样信号，φ2时钟有效时，第一积分器完成积分；

5、第二积分器用于对第一积分器输出信号采样并积分，φ1时钟有效时，第二积分器采样第一积分器输出信号，φ2时钟有效时，第二积分器完成积分；

6、求和电路用于将第一积分器输出信号与第二积分器输出信号按比例求和，φ1时钟有效时，求和电路复位，φ2时钟有效时，求和电路完成求和计算；

7、比较器用于比较求和电路输出的差分信号，实现1位量化器的功能，比较器在φ2时钟下降沿完成比较并输出结果；

8、参考电平倍增及反馈单元用于倍增差分参考电平，并根据比较器的输出值确定反馈极性，φ1时钟有效时，参考电平倍增及反馈单元完成参考电平预充电，φ2时钟有效时，参考电平倍增及反馈单元通过翻转参考电平极性实现参考电平倍增，并且根据比较器输出结果实现负反馈。

9、进一步地，参考电平倍增及反馈单元为全差分架构，包括第一反馈电容cf1、第二反馈电容cf2、第一至第十开关s4-1～s4-10，第一反馈电容cf1和第二反馈电容cf2的电容值相等；当φ1时钟有效时，第二开关s4-2、第三开关s4-3、第五开关s4-5、第六开关s4-6闭合，参考电平正极vrefp和参考电平负极vrefn分别为第一反馈电容cf1和第二反馈电容cf2预充电；当φ2时钟有效时，第一开关s4-1、第四开关s4-4闭合，参考电平正极vrefp和参考电平负极vrefn更换所连接的反馈电容，实现参考电平的倍增，第七开关s4-7、第八开关s4-8、第九开关s4-9、第十开关s4-10根据比较器的输出信号判断是否闭合：如果比较器的正极输出bsp为高电平、负极输出bsn为低电平，则第八开关s4-8和第九开关s4-9闭合，第七开关s4-7和第十开关s4-10断开；如果比较器的正极输出bsp为低电平、负极输出bsn为高电平，则第八开关s4-8和第九开关s4-9断开，第七开关s4-7和第十开关s4-10闭合。

10、进一步地，第一积分器和第二积分器均为全差分开关电容积分器。

11、进一步地，求和电路为全差分比例求和电路。

12、本发明的有益效果在于：

13、1、本发明能够通过倍增参考电平实现输入信号范围的扩大，解决高阶sigma-delta调制器输入信号摆幅受限的问题。

14、2、本发明无需缩放调制器系数或者引入多位量化器，能够有效避免过大的芯片面积和失真，实现输入信号摆幅的倍增。

15、3、本发明可以在不明显增加电路复杂度的前提下，有效扩大输入信号范围，提高sigma-delta调制器信噪比。

16、总之，本发明电路实现简单，不需要改变sigma-delta调制器系数比例和架构，不会引入失真，不改变调制器系数，不使电路复杂化，避免了芯片面积增加，并且倍增了高阶sigma-delta调制器的输入范围，有效提升了sigma-delta调制器的信噪比。

1.一种输入范围倍增的sigma-delta调制器，其特征在于，工作在双相不交叠时钟φ1和φ2下，包括第一积分器、第二积分器、求和电路、比较器、参考电平倍增及反馈单元，其中：

2.如权利要求1所述的一种输入范围倍增的sigma-delta调制器，其特征在于，参考电平倍增及反馈单元为全差分架构，包括第一反馈电容（cf1）、第二反馈电容（cf2）、第一至第十开关（s4-1～s4-10），第一反馈电容（cf1）和第二反馈电容（cf2）的电容值相等；当φ1时钟有效时，第二开关（s4-2）、第三开关（s4-3）、第五开关（s4-5）、第六开关（s4-6）闭合，参考电平正极（vrefp）和参考电平负极（vrefn）分别为第一反馈电容（cf1）和第二反馈电容（cf2）预充电；当φ2时钟有效时，第一开关（s4-1）、第四开关（s4-4）闭合，参考电平正极（vrefp）和参考电平负极（vrefn）更换所连接的反馈电容，实现参考电平的倍增，第七开关（s4-7）、第八开关（s4-8）、第九开关（s4-9）、第十开关（s4-10）根据比较器的输出信号判断是否闭合：如果比较器的正极输出（bsp）为高电平、负极输出（bsn）为低电平，则第八开关（s4-8）和第九开关（s4-9）闭合，第七开关（s4-7）和第十开关（s4-10）断开；如果比较器的正极输出（bsp）为低电平、负极输出（bsn）为高电平，则第八开关（s4-8）和第九开关（s4-9）断开，第七开关（s4-7）和第十开关（s4-10）闭合。

3.如权利要求1所述的一种输入范围倍增的sigma-delta调制器，其特征在于，第一积分器和第二积分器均为全差分开关电容积分器。

4.如权利要求1所述的一种输入范围倍增的sigma-delta调制器，其特征在于，求和电路为全差分比例求和电路。