一种埋入式擦除栅的闪存单元结构及其制造方法与流程

摘要: 本申请属于半导体,涉及浮栅型闪存结构的设计与形成,具体涉及一种埋入式擦除栅的闪存单元结构及其制造方法。背景技术:1、非易失性存储器,特别是浮栅型闪存,是现代电子...
一种埋入式擦除栅的闪存单元结构及其制造方法与流程

本申请属于半导体,涉及浮栅型闪存结构的设计与形成,具体涉及一种埋入式擦除栅的闪存单元结构及其制造方法。

背景技术:

1、非易失性存储器,特别是浮栅型闪存,是现代电子系统的核心器件,凭借其优异的非易失性、较高的集成度以及较低的功耗,广泛应用于智能手机、平板电脑、智能家居等设备中,并在高速数据存取、持久存储及小型化设计等方面具有重要优势。由于传统浮栅型闪存的各栅极结构全部设置为分布在衬底表面,其高度和尺寸限制了存储单元尺寸的进一步缩小,因此,随着存储容量和数据传输速率需求的提升,传统浮栅型闪存的性能瓶颈逐渐显现。

2、此外,浮栅型闪存的编程和擦除效率,在很大程度上取决于控制栅与浮栅之间的电容耦合强度,以及浮栅靠近擦除栅一侧的物理形状。而传统平面结构中,控制栅与浮栅之间的耦合面积有限,往往需要施加较高的电压才能提高编程速度。但是高电压不仅增加了功耗,也会对栅氧的可靠性构成威胁。

3、因此,如何在减小器件尺寸的同时,进一步提高栅间耦合效率并降低工作电压,成为本领域亟需解决的技术问题。

技术实现思路

1、针对现有技术的不足,本发明提出了一种埋入式擦除栅的闪存单元结构及其制造方法,一方面可以降低闪存单元高度,有利于器件尺寸进一步缩小,同时,增加了控制栅与浮栅耦合面积,有利于降低电压,减少器件功耗,并提升可靠性。

2、第一方面,本申请提供一种埋入式擦除栅的闪存单元结构,包括:

3、衬底。

4、形成在所述衬底上方的选择栅极。

5、贯穿所述选择栅极后停留在衬底表面的第一凹槽。

6、自所述第一凹槽底部延伸至所述衬底中的第二凹槽。

7、形成在所述第二凹槽内的擦除栅极。

8、所述第一凹槽内形成有控制栅极和位于控制栅极与两个选择栅极之间的两个浮置栅极。所述浮置栅极的底端伸入擦除栅极中。

9、作为优选,所述控制栅极的上表面与选择栅极的上表面高度相同,或所述控制栅极部分覆盖在选择栅极上方。

10、作为优选,所述第二凹槽的深度为500å~800å。

11、作为优选,所述擦除栅极的高度为400å~700å。

12、作为优选,所述浮置栅极包括依次连接的第一竖直段、水平段和第二竖直段。所述第一竖直段沿第一凹槽的侧壁设置。所述水平段沿第一凹槽的底部设置,一端与第一竖直段的底端相连,另一端延伸至擦除栅极上方与第二竖直段的顶端相连。所述第二竖直段的底端伸入擦除栅极中。

13、作为优选,所述浮置栅极水平段的高度为200å~400å。

14、作为优选,所述第二竖直段与第二凹槽的底面垂直。

15、作为优选,所述第一竖直段的顶端与选择栅极顶面的高度相同,或低于选择栅极顶面的高度。

16、第二方面,本申请提供一种埋入式擦除栅的闪存单元结构的制造方法,具体步骤如下:

17、s1、提供衬底。

18、s2、在所述衬底上形成底部隧穿氧化层和选择栅极。

19、s3、形成贯穿所述选择栅极后停止在所述衬底表面的第一凹槽。

20、s4、由第一凹槽底部向下刻蚀衬底,形成第二凹槽。

21、s5、在第二凹槽处通过离子注入形成闪存单元源极。

22、s6、在选择栅极两侧形成ono侧墙,实现选择栅极与浮置栅极的隔离。

23、s7、在第二凹槽内沉积擦除栅极材料,并在表面刻蚀出两个沟槽,形成擦除栅极。

24、s8、在第一凹槽与擦除栅极的沟槽内沉积浮置栅极材料,刻蚀两个沟槽间的浮置栅极材料,形成两个浮置栅极。

25、s9、在第一凹槽内与选择栅极上方形成控制栅极。

26、作为优选,在形成第二凹槽和栅间隔离以后,按照以下方法完成后续制造过程:

27、s7、使用填充层材料填充第二凹槽,并通过刻蚀填充材料形成一个关键尺寸小于第二凹槽的第三凹槽。

28、s8、在第一凹槽与第三凹槽内沉积浮置栅极材料,通过硬掩膜刻蚀沿第三凹槽底部水平分布的部分,形成两个独立的浮置栅极。

29、s9、去除第三凹槽中的填充层材料,在第三凹槽中沉积隔离层,实现浮置栅极与擦除栅极的隔离。

30、s10、在第三凹槽中沉积擦除栅极材料并回刻,形成擦除栅极。

31、s11、在在第一凹槽内与选择栅极上方形成控制栅极。

32、本发明具有以下有益效果:

33、1、擦除栅极的埋入式设计,降低了闪存单元的高度,有利于器件的小型化设计。

34、2、通过优化擦除栅极位置与浮置栅极结构,使浮置栅极的尖端完全嵌入擦除栅极内部,可以利用更小的电压将电子从浮置栅极中拉出,提高闪存单元的擦除效率。

35、3、在有限的空间内最大化控制栅极与浮置栅极间的耦合面积,提升了耦合效率,降低了器件功耗。

36、4、相邻的两个存储单元,可以共用一个控制栅极和一个擦除栅极,缩小了一个存储单元的横向长度,进一步减小芯片面积。

37、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。

1.一种埋入式擦除栅的闪存单元结构,包括:衬底,和形成在所述衬底上方的选择栅极,其特征在于:还包括:

2.如权利要求1所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述控制栅极的上表面与选择栅极的上表面高度相同,或所述控制栅极部分覆盖在选择栅极上方。

3.如权利要求1所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述第二凹槽的深度为500å~800å。

4.如权利要求3所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述擦除栅极的高度为400å~700å。

5.如权利要求1所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述浮置栅极包括依次连接的第一竖直段、水平段和第二竖直段;所述第一竖直段沿第一凹槽的侧壁设置;所述水平段沿第一凹槽的底部设置,一端与第一竖直段的底端相连,另一端延伸至擦除栅极上方与第二竖直段的顶端相连;所述第二竖直段的底端伸入擦除栅极中。

6.如权利要求5所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述浮置栅极水平段的高度为200å~400å。

7.如权利要求5所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述浮置栅极第二竖直段与第二凹槽的底面垂直。

8.如权利要求5所述一种埋入式擦除栅的闪存单元结构,其特征在于:所述浮置栅极第一竖直段的顶端与选择栅极顶面的高度相同,或低于选择栅极顶面的高度。

9.一种埋入式擦除栅的闪存单元结构的制造方法,其特征在于:具体包括以下步骤:

10.一种埋入式擦除栅的闪存单元结构的制造方法,其特征在于:具体包括以下步骤: