数字时钟数据恢复电路及其恢复时钟信号的频率锁定方法与流程

本发明是关于一种数字时钟数据恢复电路，且特别是关于一种采用锁频环电路且具有宽频率范围的数字时钟数据恢复电路。

背景技术：

1、对于高速序列传输系统而言，原始数据信号在传输过程中会产生衰减与失真。因此，需要时钟数据恢复电路利用参考时钟信号来输出数据及同步时脉。

2、提供至时钟数据恢复电路的参考时钟信号的频率准确度为影响数据恢复正确性的关键因素之一。若参考时钟的频率产生漂移，则会发生不期望的采样误差，且数据无法被正确恢复。当参考时钟信号是由晶片内振荡器所提供时，参考时钟的频率漂移问题更为严重。

技术实现思路

1、本发明的目的在于提出一种采用锁频环电路的数字时钟数据恢复电路，以达成具有宽频率范围的数字时钟数据恢复电路。

2、本发明所提出的数字时钟数据恢复电路包括锁相环电路与锁频环电路。锁相环电路用以根据预除数、回授除数与输入参考时钟信号来产生恢复时钟信号。锁频环电路耦接锁相环电路，且用以根据输入参考时钟信号与输入数据时钟信号来调整预除数与回授除数之一，从而将恢复时钟信号的频率锁定至输入数据时钟信号的频率。锁频环电路由数字电路实现。在恢复时钟信号的频率被锁定之后，数字时钟数据恢复电路操作于数据恢复模式。

3、在一些实施例中，所述锁相环电路还用以将回授除数对预除数的比值乘以输入参考时钟信号，从而产生恢复时钟信号。

4、在一些实施例中，所述数字时钟数据恢复电路还包括：第一除频器与第二除频器。第一除频器耦接锁频环电路，且用以产生第一除频信号。第二除频器耦接锁频环电路，且用以产生第二除频信号。第一除频信号的频率是输入数据时钟信号的频率的1/m倍，第二除频信号的频率是恢复时钟信号的频率的1/n倍，且m>n。

5、在一些实施例中，m等于2560且n等于5，且数字时钟数据恢复电路操作于半速率(half-rate)。

6、在一些实施例中，所述锁频环电路还用以对于第一除频信号的高电位期间内所出现的第二除频信号的上升边缘的数量进行计数以取得边缘数，其中当边缘数等于目标值时，恢复时钟信号的频率被锁定至输入数据时钟信号的频率。

7、在一些实施例中，所述目标值等于256。

8、在一些实施例中，所述锁频环电路还用以：重置锁频环电路；设定预除数与回授除数的初始值；等待锁相环电路达到锁定状态；在锁相环电路达到锁定状态之后，进入读取模式以判断边缘数是否等于目标值；当边缘数不等于目标值时，进入写入模式以调整预除数与回授除数之一；在调整预除数与回授除数之一且锁相环电路达到锁定状态之后，进入读取模式；及当边缘数等于目标值时，恢复时钟信号的频率被锁定至输入数据时钟信号的频率。

9、在一些实施例中，所述锁频环电路还用以检查输入数据时钟信号的型样(pattern)，以确保在确定边缘数等于目标值之后，输入数据时钟信号为有效数据信号。

10、在一些实施例中，所述锁频环电路还用以计算边缘数与目标值之间的差值，从而基于差值来调整预除数与回授除数之一。

11、在一些实施例中，当差值的绝对值大于或等于128，锁频环电路调整预除数。

12、在一些实施例中，当差值的绝对值大于或等于192，锁频环电路将预除数加2或减2。当差值的绝对值大于或等于128且小于192，锁频环电路将预除数加1或减1。

13、在一些实施例中，当差值的绝对值小于128，锁频环电路调整回授除数。

14、在一些实施例中，当差值的绝对值大于或等于32且小于128，锁频环电路将回授除数加上或减去第一整数，第一整数是差值的绝对值除以4再向上取整的结果。当差值的绝对值大于或等于16且小于32，锁频环电路将回授除数加上或减去第二整数，第二整数是差值的绝对值除以8再向上取整的结果。当差值的绝对值大于或等于8且小于16，锁频环电路将回授除数加上或减去第三整数，第三整数是差值的绝对值除以16再向上取整的结果。当差值的绝对值大于或等于4且小于8，锁频环电路将回授除数加上或减去第四整数，第四整数是差值的绝对值除以32再向上取整的结果。当差值的绝对值小于4，锁频环电路将回授除数加1或减1。

15、在一些实施例中，数字时钟数据恢复电路还包括：均衡器、相位检测器、环滤波器、相位积分器与相位插值器。均衡器用以接收多个输入数据信号以产生输入数据时钟信号。相位检测器耦接均衡器与锁相环电路，且用以使用恢复时钟信号对输入数据信号进行采样。环滤波器耦接相位检测器，且用以提供滤波功能。相位积分器耦接相位检测器与环滤波器，且用以根据相位检测器输出的控制信号来量化相位差。相位插值器耦接相位积分器、锁相环电路与相位检测器，且用以根据相位差来对于恢复时钟信号进行相移。均衡器、相位检测器、环滤波器、相位积分器与相位插值器均由数字电路实现。

16、本发明所提出一种数字时钟数据恢复电路的恢复时钟信号的频率锁定方法，包括：利用锁相环电路以根据预除数、回授除数与输入参考时钟信号来产生恢复时钟信号；及利用锁频环电路以根据输入参考时钟信号与输入数据时钟信号来调整预除数与回授除数之一，从而将恢复时钟信号的频率锁定至输入数据时钟信号的频率。锁频环电路由数字电路实现。在恢复时钟信号的频率被锁定之后，数字时钟数据恢复电路操作于数据恢复模式。

17、在一些实施例中，所述频率锁定方法还包括：将回授除数对预除数的比值乘以输入参考时钟信号，从而产生恢复时钟信号。

18、在一些实施例中，所述频率锁定方法，还包括：利用锁频环电路接收第一除频信号与第二除频信号；利用锁频环电路对于第一除频信号的高电位期间内所出现的第二除频信号的上升边缘的数量进行计数以取得边缘数；及当边缘数等于目标值时，恢复时钟信号的频率被锁定至输入数据时钟信号的频率。第一除频信号的频率是输入数据时钟信号的频率的1/m倍，第二除频信号的频率是恢复时钟信号的频率的1/n倍，且m>n。

19、在一些实施例中，所述频率锁定方法还包括：重置锁频环电路；设定预除数与回授除数的初始值；等待锁相环电路达到锁定状态；在锁相环电路达到锁定状态之后，进入读取模式以判断边缘数是否等于目标值；当边缘数不等于目标值时，进入写入模式以调整预除数与回授除数之一；及在调整预除数与回授除数之一且锁相环电路达到锁定状态之后，进入读取模式。

20、在一些实施例中，所述频率锁定方法还包括：检查输入数据时钟信号的型样，以确保在确定边缘数等于目标值之后，输入数据时钟信号为有效数据信号。

21、在一些实施例中，所述频率锁定方法还包括：计算边缘数与目标值之间的差值，从而基于差值来调整预除数与回授除数之一。

22、为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

1.一种数字时钟数据恢复电路，其特征在于，包括：

2.根据权利要求1所述的数字时钟数据恢复电路，其特征在于，该锁相环电路还用以将该回授除数对该预除数的比值乘以该输入参考时钟信号，从而产生该恢复时钟信号。

3.根据权利要求1所述的数字时钟数据恢复电路，其特征在于，还包括：

4.根据权利要求3所述的数字时钟数据恢复电路，其特征在于，m等于2560且n等于5，且该数字时钟数据恢复电路操作于半速率。

5.根据权利要求3所述的数字时钟数据恢复电路，其特征在于，该锁频环电路还用以对于该第一除频信号的高电位期间内所出现的该第二除频信号的上升边缘的数量进行计数以取得一边缘数，其中当该边缘数等于一目标值时，该恢复时钟信号的频率被锁定至该输入数据时钟信号的频率。

6.根据权利要求5所述的数字时钟数据恢复电路，其特征在于，该目标值等于256。

7.根据权利要求5所述的数字时钟数据恢复电路，其特征在于，该锁频环电路还用以：

8.根据权利要求7所述的数字时钟数据恢复电路，其特征在于，该锁频环电路还用以检查该输入数据时钟信号的型样，以确保在确定该边缘数等于该目标值之后，该输入数据时钟信号为有效数据信号。

9.根据权利要求5所述的数字时钟数据恢复电路，其特征在于，该锁频环电路还用以计算该边缘数与该目标值之间的一差值，从而基于该差值来调整该预除数与该回授除数之一。

10.根据权利要求9所述的数字时钟数据恢复电路，其特征在于，当该差值的绝对值大于或等于128，该锁频环电路调整该预除数。

11.根据权利要求10所述的数字时钟数据恢复电路，其特征在于，

12.根据权利要求9所述的数字时钟数据恢复电路，其特征在于，当该差值的绝对值小于128，该锁频环电路调整该回授除数。

13.根据权利要求12所述的数字时钟数据恢复电路，其特征在于，

14.根据权利要求1所述的数字时钟数据恢复电路，其特征在于，还包括：

15.一种数字时钟数据恢复电路的恢复时钟信号的频率锁定方法，其特征在于，包括：

16.根据权利要求15所述的频率锁定方法，其特征在于，还包括：

17.根据权利要求15所述的频率锁定方法，其特征在于，还包括：

18.根据权利要求17所述的频率锁定方法，其特征在于，还包括：

19.根据权利要求18所述的频率锁定方法，其特征在于，还包括：

20.根据权利要求17所述的频率锁定方法，其特征在于，还包括：