一种集成横向沟道的沟槽碳化硅MOSFET器件的制作方法

本发明属于半导体功率器件，涉及一种集成横向沟道的沟槽碳化硅mosfet器件，具体涉及一种具有集成横向沟道及肖特基二极管的沟槽碳化硅超结mosfet器件。

背景技术：

1、碳化硅（sic）作为第三代宽禁带半导体材料，因其更大的禁带宽度、更高的临界击穿场强以及更高的热导率等特性，使其成为制作高性能功率器件的理想材料。与传统硅基器件相比，sic功率器件具有更低的导通电阻、更快的开关速度以及更高的温度稳定性等优点，极适用于高频、高温、大功率等极端应用场景。

2、然而，尽管碳化硅功率器件具有如此多的优点，但其实际应用仍面临一些挑战。首先，随着电力电子系统对功率密度和效率要求的不断提高，传统碳化硅器件导通电阻（rds(on)）与阻断电压（bv）之间的固有矛盾，导致其性能已满足不了当下的应用需求，特别是在新能源汽车牵引逆变器、光伏、储能、智能电网、轨道交通等中高压应用领域，如何在保持器件高阻断电压的条件下，进一步降低器件导通损耗，成为技术发展的关键挑战。其次是栅氧质量及其长期可靠性问题，sic临界击穿电场强度是硅（si）的十倍，栅氧被迫承受高电场，其寿命应力指数级增加，且sic材料与工艺的固有特性，使其栅氧化层的缺陷密度远高于传统硅（si）器件，导致其在长期高电场下更容易发生击穿，这是决定器件寿命和可靠性的关键瓶颈，因此在实际应用中，sic mosfet驱动电路需要比硅器件更严格地控制栅极电压过冲、负压关断（以防止误导通并释放界面陷阱电荷）以及精心设计的栅极电阻，以平衡开关损耗与栅氧应力，确保可靠性寿命。再次是体二极管在正向导通或续流状态下，会发生双极退化现象，这源于器件内部寄生的bjt效应，当体二极管正向导通或续流状态下，电子-空穴复合释放的能量会促使漂移层中预先存在的基面位错（bpd）扩展为堆垛层错（sf），这些层错作为复合中心，导致器件导通电阻逐渐增大，体二极管正向压降升高，同时反向恢复特性恶化，退化程度随累积电流应力和温度升高而加剧，尤其在高电流密度开关应用中不可忽视。

3、为了解决这些问题，研究人员提出了多种改进方案，其中采用沟槽型结构的sicmosfet器件消除了平面mosfet的结型场效应管（jfet）区，能够降低器件导通电阻、减小元胞尺寸及降低生产成本，但沟槽底部拐角的栅氧会承受比平面结构更高的电场强度，这会降低器件的击穿电压和栅氧长期可靠性；针对器件体二极管双极退化，提出在sic mosfet中反并联一个肖特基势垒二极管（sbd），以阻止器件体二极管的开启，然而这会增大器件漏电流，且所集成肖特基二极管的抗浪涌能力弱。因此，如何在提高sic mosfet器件优异性能的同时，有效解决器件栅氧、体二极管双极退化、浪涌能力等可靠性问题，成为当前研究的重点和难点。

技术实现思路

1、针对上述碳化硅沟槽mosfet在器件性能、结构设计及可靠性方面的不足，本发明提出了一种创新的具有集成横向沟道及肖特基二极管的沟槽碳化硅超结mosfet器件。本方案其一在沟槽栅下方集成了横向沟道mosfet，器件同时拥有纵向沟道和横向沟道，沟槽栅侧壁及底部均有沟道存在，可以极大地提升器件导通电流密度，降低器件导通电阻；其二在器件漂移区设置交替排列的n柱和p柱来引入超结结构，提高器件击穿电压，降低器件导通电阻，改善器件抗短路耐受能力；其三在器件源区集成混合pin/肖特基二极管（mps），解决体二极管双极退化效应，降低器件漏电流，提高器件抗浪涌电流能力；其四通过设置选择性的半包结构巧妙地将器件沟槽底部横向沟道mosfet的p体区、n+源区与源极短接，并可以有效抑制器件沟槽底部电场强度，降低器件栅漏电容，提升器件开关速度，提高栅氧及器件长期可靠性。本发明可实现高性能高可靠性的沟槽碳化硅超结mosfet的制备，为碳化硅沟槽器件的商业化应用提供了可行的技术路径。

2、为达到上述目的，本发明的技术方案如下：

3、一种集成横向沟道的沟槽碳化硅mosfet器件，在沟槽栅下方两侧或中央集成横向沟道；包括：n型衬底；位于n型衬底上方的n型外延层；位于n型外延层顶部和沟槽底部的p体区；位于p体区两侧的p+源区；位于n型外延层顶部和沟槽底部的n+源区；位于沟槽内部的第一氧化层介质；位于第一氧化层介质中央的多晶硅栅；位于n型外延层上方的第二氧化层介质；位于n型外延层和第二氧化层介质上方的源极金属；位于n型衬底下方的漏极金属；所述p体区、p+源区、n+源区通过源极金属短接。

4、进一步的，所述沟槽底部的p体区、n+源区在垂直于器件元胞方向上的选择性区域与n型外延层顶部的p体区、n+源区短接。

5、进一步的，所述n型外延层内部设置有p柱区，器件漂移区设置有交替排列的p柱和n柱超结结构。

6、进一步的，所述n型外延层顶部的p体区为选择性区域注入，器件源区集成了单极型结势垒肖特基二极管。

7、进一步的，所述n型外延层顶部的p体区为选择性区域注入，所述p+源区为选择性区域注入，器件源区集成了混合pin/肖特基二极管。

8、进一步的，所述的p柱区通过多次外延离子注入形成，p柱区中央设置有凸出的p柱区。

9、进一步的，所述p柱区位于n型外延层底部，超结p柱区设置在n型外延层底部。

10、进一步的，器件栅极设置为分栅沟槽结构，分栅沟槽中央两侧设置有p型区，分栅沟槽中央集成了混合pin/肖特基二极管。

11、进一步的，p柱区通过多次外延离子注入或挖槽填充形成。

12、进一步的，所述p体区、p+源区、n+源区通过多次离子注入形成。

13、本发明的有益效果为：

14、1.本发明通过在sic mosfet沟槽栅下方集成两侧或中央的横向沟道，消除了器件导通时沟槽底部的高阻区域，沟槽侧壁及底部均有沟道存在，器件同时拥有纵向沟道和横向沟道，可以极大地提升器件导通电流密度，降低器件导通电阻。

15、2.本发明通过在三维结构上设置选择性的半包结构巧妙地将器件沟槽底部横向沟道mosfet的p体区、n+源区与源极短接，将器件大部分的栅漏电容转换为漏源电容，提升器件开关速度，降低器件开关损耗，并可以有效抑制器件沟槽底部及拐角的电场强度，提高栅氧介质及器件的长期可靠性。

16、3.本发明通过在器件漂移区设置交替排列的p柱和n柱超结结构，进一步提升漂移区掺杂浓度，降低器件导通电阻，优化器件性能；通过在p柱区中央设置凸出的p柱区来改善器件抗短路耐受能力；并将超结p柱区设置在n型外延层底部，通过引入新的电场峰值来优化电场，提升器件击穿电压。

17、4.本发明通过在器件源区集成混合pin/肖特基二极管（mps），解决器件体二极管双极退化问题，降低所集成肖特基二极管的反向漏电流，并提高其抗浪涌电流能力；并将器件栅极设置为分栅沟槽结构，并在分栅沟槽中央集成混合pin/肖特基二极管（mps），以进一步增大所集成肖特基二极管面积，降低肖特基二极管导通压降。

18、5.本发明针对碳化硅沟槽mosfet在器件性能、结构设计及可靠性方面的不足，创新性地提出了一种具有集成横向沟道及肖特基二极管的分栅沟槽碳化硅超结mosfet器件。新结构在沟槽底部集成了中央横向沟道，现有集成横向沟道的沟槽碳化硅超结mosfet基本为两侧沟道，两侧沟道会在器件导通时发生电流拥挤，这不利于器件的热稳定性。新结构沟槽底部集成的中央横向沟道能够在提升器件性能的同时改善沟槽碳化硅mosfet的可靠性问题，横向沟道和纵向沟道的电流路径独立，不会产生电流拥挤现象，且消除了器件导通时沟槽底部的高阻区域。相比于现有碳化硅沟槽mosfet，新结构可以有效提升器件在第一、第三象限静、动态性能的前提下，同时改善器件栅氧质量、体二极管双极退化、抗短路及浪涌电流能力等可靠性问题，克服了现有技术对器件高性能和高可靠性不可兼得的技术偏见，为碳化硅沟槽mosfet器件的国产化和商业化应用提供了可行的技术路径。