高压半导体装置的制作方法

本发明涉及一种高压(high-voltage)半导体装置，尤其涉及一种包括p型漂移区与n型掺杂区的高压半导体装置。

背景技术：

1、在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffusedmos，dmos)晶体管元件持续受到重视。常见的dmos晶体管元件有垂直双扩散金属氧化物半导体(vertical double-diffused mos，vdmos)与横向双扩散金属氧化物半导体(ldmos)晶体管元件。ldmos晶体管元件因具有较高的操作频宽与操作效率以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，例如中央处理器电源供应(cpupower supply)、电源管理系统(power management system)、直流/交流转换器(ac/dcconverter)以及高功率或高频段的功率放大器等。ldmos晶体管元件主要的特征为利用设置具有低掺杂浓度的横向扩散漂移区域来缓和源极端与漏极端之间的高电压，因此可使ldmos晶体管元件获得较高的击穿电压(breakdown voltage)。然而，随着相关产品的要求越来越高，如何通过在结构或/及制作工艺上的设计调整来改善高压半导体元件的电性表现、耐压能力或/及可靠度等仍是相关领域人员持续努力的方向。

技术实现思路

1、本发明提供了一种高压半导体装置，利用在p型漂移区中设置n型掺杂区并控制n型掺杂区的范围，由此提升高压半导体装置的电性表现并降低对可靠度(reliability)的负面影响。

2、本发明的一实施例提供一种高压半导体装置，包括一半导体基底、一p型漂移区、一n型掺杂区以及一隔离结构。p型漂移区设置在半导体基底中，n型掺杂区设置在该p型漂移区中，且n型掺杂区的底部与p型漂移区的底部相连。隔离结构至少部分设置在n型掺杂区中，p型漂移区包括一第一侧面，n型掺杂区包括一第二侧面在一水平方向上位于第一侧面与隔离结构之间。第二侧面与隔离结构之间在水平方向上的距离小于该第一侧面与隔离结构之间在水平方向上的距离。

1.一种高压半导体装置，包括：

2.如权利要求1所述的高压半导体装置，其中该n型掺杂区的底表面与该p型漂移区的底表面共平面。

3.如权利要求1所述的高压半导体装置，其中该n型掺杂区在垂直方向上的深度等于该p型漂移区在该垂直方向上的深度。

4.如权利要求1所述的高压半导体装置，其中该第二侧面与该隔离结构之间在该水平方向上的该距离大于或等于该第一侧面与该隔离结构之间在该水平方向上的该距离的0.16倍。

5.如权利要求1所述的高压半导体装置，其中该第二侧面与该隔离结构之间在该水平方向上的该距离小于或等于该第一侧面与该隔离结构之间在该水平方向上的该距离的0.5倍。

6.如权利要求1所述的高压半导体装置，其中该p型漂移区包括多个p型掺杂物，且该n型掺杂区包括多个n型掺杂物以及该p型漂移区的该多个p型掺杂物的一部分。

7.如权利要求1所述的高压半导体装置，还包括：

8.如权利要求7所述的高压半导体装置，还包括：

9.如权利要求8所述的高压半导体装置，其中该n型掺杂区的一部分与该第一p型重掺杂区分别位于该隔离结构在该水平方向上的该两相对侧。

10.如权利要求8所述的高压半导体装置，其中该p型漂移区的该第一侧面与该第一p型重掺杂区分别位于该隔离结构在该水平方向上的该两相对侧。

11.如权利要求8所述的高压半导体装置，其中该p型漂移区的一部分与该第一p型重掺杂区分别位于该隔离结构在该水平方向上的该两相对侧。

12.如权利要求8所述的高压半导体装置，还包括：

13.如权利要求12所述的高压半导体装置，其中该n型掺杂区包括多个第一n型掺杂物，该n型掺杂阱区包括多个第二n型掺杂物，且各该第一n型掺杂物与各该第二n型掺杂物相同。

14.如权利要求12所述的高压半导体装置，还包括：

15.如权利要求14所述的高压半导体装置，其中该第一p型重掺杂区为漏极掺杂区，且该第二p型重掺杂区为源极掺杂区。

16.如权利要求1所述的高压半导体装置，还包括：

17.如权利要求16所述的高压半导体装置，其中该n型掺杂区的一部分在该垂直方向上位于该隔离结构与该n型掺杂深阱区之间。

18.如权利要求16所述的高压半导体装置，其中该n型掺杂区与在该垂直方向上位于该n型掺杂区之下的该n型掺杂深阱区直接相连。

19.如权利要求16所述的高压半导体装置，其中该p型漂移区与在该垂直方向上位于该p型漂移区之下的该n型掺杂深阱区直接相连。

20.如权利要求1所述的高压半导体装置，其中该n型掺杂区在该水平方向上的长度小于该p型漂移区在该水平方向上的长度。