一种基于先验坐标信息的PCBA异常检测方法及系统

本发明属于工业视觉检测，具体涉及一种基于先验坐标信息的pcba异常检测方法及系统，尤其适用于电子制造领域中高混线、快换线、小批量生产场景下的印刷电路板组件外观缺陷与逻辑缺陷检测。

背景技术：

1、表面贴装技术（smt）是电子制造业的核心工艺，印刷电路板组件（pcba）在贴片、焊接过程中易产生虚焊、漏焊、偏移、破损、脏污等外观缺陷，同时极易出现极性反接、错件、漏件等逻辑缺陷，此类缺陷会直接导致产品失效、安全隐患乃至批量召回。随着消费电子、汽车电子向多品种、小批量、高频次换线趋势发展，传统pcba异常检测技术已无法满足实际生产需求。当前工业界主流pcba检测方案主要分为两类：

2、传统aoi模板匹配方法依靠人工逐点绘制检测区域、设置灰度阈值、轮廓规则等参数，单款产品调试耗时长达2-4小时，换线效率极低；且对光照、批次色差、元件贴装偏差极为敏感，误报率通常高于15%，无法识别极性反接等逻辑缺陷。

3、深度学习检测方法基于监督学习训练目标检测、分割模型，虽精度较高，但每类元件均需数百张以上标注样本，新机型、新元件适配周期长达数天；模型泛化能力差，面对批次漂移、产线变动需重新训练，难以适配小批量、快迭代生产。

4、近年来，基于视觉基础模型的小样本/无训练异常检测技术成为研究热点，代表性方法通过冻结的视觉基础模型（如dinov2）提取特征，结合pca子空间或记忆库实现缺陷检测。但现有技术存在明显局限：缺乏工业设计先验引导，无法利用bom、gerber等工程文件实现元件精确定位，仍依赖手动或图像分割生成roi，精度不足且易受背景干扰；子空间建模与迁移机制复杂，需重新训练或优化基向量，无法真正实现"1张图、分钟级部署"；仅关注局部外观重构误差，不具备极性、丝印等逻辑语义校验能力，无法检测smt场景中占比高达30%的逻辑类缺陷；缺乏适应产线的在线增量更新机制，易受异常样本污染，长期运行稳定性不足。

5、综上，现有技术无法同时满足smt多品种小批量生产中快换线、小样本、低误报、可检测逻辑缺陷、稳定在线运行的综合需求。

技术实现思路

1、本发明针对当前smt多品种小批量生产场景下检测技术的核心痛点，本发明提供一种基于先验坐标信息的pcba异常检测方法及系统，目的在于构建一套“设计数据驱动、零训练部署、全缺陷覆盖、长周期稳定”的pcba异常检测体系，适配电子制造高混线、快换线、小批量的生产需求。

2、一种基于先验坐标信息的pcba异常检测方法，包括以下步骤：

3、步骤1：解析目标型号pcba的设计文件，获取各元件的类型标识、设计坐标、极性标识、丝印区域以及基准点的设计位置；

4、步骤2：采集正常pcba图像，提取所述基准点在图像中的实际坐标，与所述设计位置进行匹配，求解坐标变换矩阵，将所述正常图像变换至所述设计坐标系，并根据所述设计坐标定位各元件的检测区域；利用预训练的特征提取模型提取各检测区域的深度特征，结合预存的类型-子空间模型库，通过无训练的中心参数迁移生成各类型对应的目标pca子空间模型；

5、步骤3：采集待检测pcba图像，提取所述基准点在图像中的实际坐标，与所述设计位置进行匹配，求解坐标变换矩阵，将所述待检测图像变换至所述设计坐标系，并根据所述设计坐标定位各元件的检测区域；提取深度特征后投影至对应的目标pca子空间模型，根据重构误差计算局部外观异常分数；

6、步骤4：根据所述设计坐标，在待检测图像的对应检测区域内分别提取极性标记区域和丝印区域，与预存的正常极性模板和正常丝印模板进行语义比对，结合元件的极性标识生成逻辑异常分数；

7、步骤5：根据元件是否具有极性及逻辑异常分数的大小，自适应确定权重并对所述局部外观异常分数与所述逻辑异常分数进行加权融合，将融合结果与阈值比较以判定缺陷，并依据各子项分数确定缺陷类型，输出缺陷位置及类型。

8、进一步为：所述步骤1具体为：解析目标型号pcba的bom表和gerber文件，从所述bom表中获取所述目标型号pcba中每个元件的类型标识，从所述gerber文件中获取每个元件的中心坐标、极性方向、丝印区域位置、焊盘几何信息，以及至少3个基准mark点的理论坐标；所述极性方向包括极性标记的位置坐标和朝向角度；所述丝印区域位置包括丝印区域在所述gerber设计坐标系中的外接矩形边界坐标；所述中心坐标、丝印区域位置和所述理论坐标均位于gerber设计坐标系中；所述至少3个基准mark点互不共线，用于求解包含平移、旋转和缩放的仿射变换矩阵；其中，对于无极性元件，所述极性方向为空；所述目标型号pcba的实物图像包括正常pcba图像和待检测pcba图像。

9、进一步为：所述步骤2还包括：采集正常pcba图像，所述正常pcba图像具有像素坐标系；提取所述正常pcba图像中所述基准mark点的亚像素级实际坐标，将所述实际坐标与所述理论坐标进行匹配，求解仿射变换矩阵，将所述正常pcba图像从所述像素坐标系映射至所述gerber设计坐标系，实现亚像素级配准，生成正常校正图像；根据所述中心坐标和焊盘几何信息，在所述正常校正图像上自动生成每个元件的感兴趣区域。

10、进一步为：所述步骤2中，所述预存的类型-子空间模型库具体为：获取预构建的元件子空间库，所述元件子空间库存储有各类型元件对应的源pca子空间模型；从所述元件子空间库中检索与所述类型标识匹配的源pca子空间模型，所述源pca子空间模型包含源均值向量和源正交基矩阵。

11、进一步为：所述步骤2中，所述通过无训练的中心参数迁移生成各类型对应的目标pca子空间模型具体包括：利用冻结的视觉基础模型提取所述正常校正图像中各元件roi的多层融合特征，所述多层融合特征为将所述元件roi图像输入所述冻结的视觉基础模型后，从输出的多层特征图中提取的patch特征向量集合；将所述正常校正图像中属于同一类型标识的所有元件roi内的全部patch特征向量逐维度求均值，作为该类型标识对应的目标均值向量；以所述目标均值向量替换所述源均值向量，并复用所述源正交基矩阵，生成目标pca子空间模型，全过程无需模型训练或反向传播。

12、进一步为：所述步骤3具体为：采集待检测pcba图像，将所述待检测pcba图像按照与步骤2相同的亚像素级配准方法映射至所述gerber设计坐标系，得到待检测校正图像；根据所述中心坐标和焊盘几何信息在所述待检测校正图像上提取各元件roi；利用所述冻结的视觉基础模型提取各元件roi的所述多层融合特征，将所述多层融合特征中的各patch特征向量分别投影至所述目标pca子空间模型，计算重构残差，得到局部外观异常分数。

13、进一步为：所述步骤4具体为：获取预存的正常极性模板、正常丝印模板以及预设的极性相似度阈值；对于极性方向非空的元件，根据所述极性方向中的位置坐标和朝向角度在待检测元件roi中定位并裁剪极性标记区域的图像，利用所述冻结的视觉基础模型提取语义特征，所述语义特征与所述多层融合特征具有相同维度，与所述正常极性模板计算最大余弦相似度，若小于所述预设的极性相似度阈值，则极性异常分数，否则极性异常分数；对于极性方向为空的元件，极性异常分数；对于所有元件，根据所述丝印区域位置在待检测元件roi中定位并裁剪丝印区域的图像，利用所述冻结的视觉基础模型提取语义特征，与所述正常丝印模板计算最大余弦相似度，丝印异常分数；所述极性异常分数和丝印异常分数的取值范围均为[0，1]。

14、进一步为：所述步骤5中：所述自适应确定权重并对所述局部外观异常分数与所述逻辑异常分数进行加权融合具体包括：根据所述极性方向是否为空判断所述元件是否为无极性元件，逻辑异常分数；对于无极性元件，逻辑异常分数；根据所述元件是否具有极性，并结合所述逻辑异常分数的大小，自适应确定融合权重，为逻辑异常分数的融合权重，进行加权融合得到最终异常分数：

15、其中，自适应权重的计算规则为：

16、

17、加权融合公式为：；

18、其中，所述阈值0.3为基于验证集统计优化得到的经验分割点，用于区分逻辑缺陷的低风险与高风险。

19、进一步为：所述步骤5中：所述将融合结果与阈值比较以判定缺陷，并依据各子项分数确定缺陷类型具体包括：获取预设的外观子阈值、极性子阈值和丝印子阈值；将所述最终异常分数与预设的缺陷判定阈值进行比较；若最终异常分数，则判定该元件存在缺陷，分别将局部外观异常分数、极性异常分数和丝印异常分数与所述外观子阈值、极性子阈值和丝印子阈值进行比较：若局部外观异常分数≥外观子阈值，则判定存在外观缺陷；若极性异常分数≥极性子阈值，则判定存在极性反接；若丝印异常分数≥丝印子阈值，则判定存在丝印错误；输出存在缺陷的元件的位置与相应的缺陷类型；否则判定该元件正常。

20、一种基于先验坐标信息的pcba异常检测系统，包括：

21、数据解析模块：解析目标pcba的设计文件，获取各元件的类型标识、设计坐标、极性标识、丝印区域以及基准点的设计位置；

22、图像采集与对齐模块：采集pcba图像，提取所述基准点在图像中的实际坐标，与所述设计位置进行匹配，求解坐标变换矩阵，将采集到的图像变换至所述设计坐标系，并根据所述设计坐标定位各元件的检测区域；

23、预训练元件子空间库：存储至少1000种常用电子元件的源pca子空间模型，所述源pca子空间模型包含源均值向量和源正交基矩阵；

24、子空间迁移模块：用于提取正常pcba图像中各元件检测区域的深度特征，计算同类型元件的目标均值向量，以所述目标均值向量替换所述源均值向量，复用所述源正交基矩阵，生成目标pca子空间模型，全过程无需模型训练或反向传播；

25、异常检测模块：用于将待检测pcba图像中元件的深度特征投影至对应的目标pca子空间模型，根据重构误差计算局部外观异常分数；以及根据所述设计坐标提取极性标记区域和丝印区域，与预存的正常极性模板和正常丝印模板进行语义比对，结合元件的极性标识生成逻辑异常分数；并根据元件是否具有极性和所述逻辑异常分数的大小自适应确定融合权重，对所述局部外观异常分数与所述逻辑异常分数进行加权融合，得到最终异常分数；

26、输出模块：用于将所述最终异常分数与预设的缺陷判定阈值比较，判定元件是否存在缺陷，并依据各子项分数与相应子阈值的比较结果确定缺陷类型，输出缺陷位置、类型与置信度；

27、处理器和存储器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如上述的基于先验坐标信息的pcba异常检测方法。

28、本发明的有益效果：

29、第一，通过bom与gerber设计先验解析与亚像素级对齐，将工业设计文件转化为检测的"绝对基准"，替代人工标注与图像分割生成roi的方式。bom与gerber是设计阶段确定的真值数据，不受生产过程干扰；基准mark点是pcb的全局坐标基准，通过仿射变换可实现图像与设计坐标的高精度对齐。基于设计坐标直接生成roi，既避免了图像分割的误差、消除背景干扰，又省去了人工绘制检测窗口的步骤，roi定位误差小于0.5像素，从根源上提升了roi精度与部署效率。

30、第二，通过预训练元件子空间库与无训练均值平移迁移，实现零训练快速适配新批次元件。同类型电子元件的正常外观差异主要来自光照、色差带来的特征整体均值偏移，而正常特征的分布主方向（正交基）具有跨批次、跨供应商的通用性，因此仅通过平移子空间均值即可适配目标批次，无需重新计算pca基向量。新品类部署无需任何模型训练，子空间适配耗时小于1分钟，真正实现“1张图、分钟级部署”。

31、第三，通过冻结的视觉基础模型提取多层融合特征并结合子空间重构残差进行外观检测，实现无监督检测元件表面的各类外观缺陷。冻结的预训练大模型具备强通用视觉特征提取能力，多层融合特征同时兼顾深层语义信息与浅层纹理细节；正常样本的特征落在pca子空间内，重构残差很小；缺陷样本的异常特征无法被子空间拟合，重构残差显著增大。该机制无需任何缺陷样本，外观缺陷检出率≥98.5%，覆盖各类未知外观缺陷。

32、第四，通过先验引导的极性与丝印语义校验，检测极性反接、错件/丝印错误等逻辑类缺陷。外观重构残差只能识别“与正常外观不同”，无法区分“方向相反”“字符错误”等语义层面的逻辑缺陷，而这类缺陷占smt缺陷的30%且致命性极强。通过设计先验定位语义关键区域，结合特征模板匹配进行语义校验，逻辑缺陷检出率≥99%，实现了外观缺陷与逻辑缺陷的全覆盖，解决了传统无监督异常检测无法识别逻辑错误的行业痛点。

33、第五，通过自适应加权融合机制，平衡外观缺陷与极性/丝印逻辑缺陷的检测权重。逻辑缺陷属于确定性致命缺陷，一旦触发必须保证高检出率；而外观异常易受轻微工艺波动影响，存在误报可能。当逻辑异常触发时，提升其权重以保证检出；无逻辑异常时，以外观检测为主，兼顾灵敏度与误报率。综合误报率降至2.1%，远低于传统aoi与单一异常检测方案。

34、第六，通过高置信度筛选的异步增量更新，适配产线长期运行中的光照漂移、元件批次变化。产线环境随时间会发生缓慢变化，固定子空间的正常分布会逐渐偏离实际，导致误报率上升。通过高置信度样本增量更新子空间，可让模型持续适配当前产线状态；双重筛选条件避免异常样本污染模型，异步更新不占用产线时间。30天持续运行后误报率仍维持在2.3%，远低于未更新方案的15.3%，且全程无需人工干预、不停产。

35、综上所述，本发明构建了一套"设计数据驱动、零训练部署、全缺陷覆盖、长周期稳定"的pcba异常检测体系，有效适配了电子制造高混线、快换线、小批量的生产需求。