大规模量子处理器的三维体系架构的制作方法

本公开总体上涉及用于超导量子处理器的三维架构。

背景技术：

1、超导量子比特技术是开发大规模量子处理器的领先平台。超导量子处理器是使用先进的纳米制造工艺在专用基板（例如高电阻率硅或蓝宝石）上制造的电子装置。制造工艺涉及在半导体工业中广泛使用的光刻、沉积和蚀刻步骤。

2、目前，最先进的量子处理器通常具有几十到几百个超导量子比特，使用具有再现性差和相对低的产量的学术/原型纳米制造设施。此外，直到最近，用于超导量子比特的量子芯片主要以平面几何形状制造，其中量子比特和量子芯片上发现的其他部件布置在单个基板上。随着量子比特数量的增加，需要更多的空间，并且2d架构的极限已经达到。需要扩展到集成的3d架构以容纳更多的量子比特。应该注意的是，一个有用的量子处理器需要以高产量和可靠性制造数万到数百万个量子比特。

3、因此，需要改进。

技术实现思路

1、本文描述了用于大规模超导量子处理器的先进纳米制造和3d封装架构。如本文所用，大规模被理解为意指包括100个或更多个量子比特的量子处理器，诸如但不限于500个量子比特、1000个量子比特、10,000个量子比特、100,000个量子比特等。

2、通常，在一些方面，本公开的主题可以体现在超导量子处理器封装中，该超导量子处理器封装包括：封装基板，其具有外部连接器端口；中介层，其具有相对的第一表面和第二表面，所述中介层的所述第一表面面向所述封装基板，所述中介层承载耦合到所述外部连接器端口的第一量子读出装置；第一量子比特基板，其具有相对的顶部表面和底部表面，所述第一量子比特基板的底部表面面向所述中介层的第二表面，所述第一量子比特基板承载具有交错的量子比特和耦合器的第一量子比特电路，所述第一量子比特电路耦合到所述第一量子读出装置，其中所述第一量子比特电路、所述第一量子读出装置和所述外部连接器端口形成第一读出通信路径；以及第一放大装置，其位于第一读出通信路径中，耦合在所述第一量子读出装置和所述外部连接器端口之间，以放大来自所述第一量子读出装置的读出信号。

3、超导量子处理器封装的实施方式可以包括以下特征或本文描述的其他特征中的一个或多个。例如，在一些实施方式中，所述第一放大装置由所述中介层承载。

4、在一些实施方式中，封装还包括第一放大器基板，其具有相对的顶部表面和底部表面，所述第一放大器基板的所述底部表面面向所述中介层的所述第二表面，其中所述第一放大装置由所述第一放大器基板承载，并且其中所述第一放大器基板独立于并相邻于所述第一量子比特基板。

5、在一些实施方式中，所述第一放大装置包括至少一个放大器和与其耦合的至少一个环行器。

6、在一些实施方式中，所述环行器耦合在所述外部连接器端口、所述第一量子读出装置和所述放大器之间。

7、在一些实施方式中，所述第一放大装置包括约瑟夫森参数放大器（jpa）。

8、在一些实施方式中，所述中介层通过球栅阵列（bga）键合到所述封装基板。

9、在一些实施方式中，所述第一量子比特基板通过第一超导微球栅格键合到所述中介层。

10、在一些实施方式中，所述第一量子读出装置包括与传输线相关联的多个谐振器。

11、在一些实施方式中，所述谐振器以弯曲图案布置，并且与在所述第一量子比特电路中同样以所述弯曲图案对齐的所述量子比特对齐。

12、在一些实施方式中，所述第一量子读出装置包括至少一个滤波器。

13、在一些实施方式中，所述外部连接器端口是双向的并且执行读出和输入。

14、在一些实施方式中，所述外部连接器端口包括多条输出线，并且所述第一放大装置包括多个放大器，每个放大器对应于所述多条输出线中的一条。

15、在一些实施方式中，封装还包括：第二量子读出装置，其承载在所述中介层中；第二量子比特基板，其独立于第一量子比特基板并且具有相对的顶部表面和底部表面，所述第二量子比特基板的底部表面面向所述中介层的所述第二表面，所述第二量子比特基板承载具有交错的量子比特和耦合器的第二量子比特电路，所述第二量子比特电路耦合到第二量子读出装置；以及耦合基板，其面向并覆盖所述第一量子比特基板和所述第二量子比特基板的顶部表面，所述耦合基板承载至少一个耦合器，所述至少一个耦合器被配置为选择性地将来自所述第一量子比特电路的至少一个量子比特与来自所述第二量子比特电路的至少一个量子比特耦合。

16、在一些实施方式中，封装还包括第二放大装置，其耦合在所述第二量子读出装置与所述外部连接器端口之间，以放大来自所述第二量子比特电路的读出信号。

17、在一些实施方式中，封装还包括第二放大装置，其耦合在所述第二量子读出装置与所述封装基板上的第二外部连接器端口之间，以放大来自所述第二量子比特电路的读出信号。

18、在一些实施方式中，封装还包括：第三量子读出装置和第四量子读出装置，承载在中介层中；以及第三量子比特基板和第四量子比特基板，独立于第一量子比特基板和第二量子比特基板，分别承载第三量子比特电路和第四量子比特电路，并分别耦合到第三量子读出装置和第四量子读出装置。所述耦合基板覆盖所述第一量子比特基板、第二量子比特基板、第三量子比特基板和第四量子比特基板，并且所述至少一个耦合器被配置为选择性地将来自所述第一量子比特电路、第二量子比特电路、第三量子比特电路和第四量子比特电路中的任一个的至少一个量子比特与来自所述第一量子比特电路、第二量子比特电路、第三量子比特电路和第四量子比特电路中的任何其他一个的至少一个量子比特耦合。

19、在一些实施方式中，封装还包括分别耦合到所述第三量子读出装置和所述第四量子读出装置的第三放大装置和第四放大装置。

20、在一些实施方式中，所述第二放大装置、所述第三放大装置和所述第四放大装置承载在所述中介层中。

21、在一些实施方式中，所述第二放大装置、第三放大装置和第四放大装置分别由第二放大器基板、第三放大器基板和第四放大器基板承载，所述第二放大器基板、第三放大器基板和第四放大器基板独立于所述第一量子比特基板、第二量子比特基板、第三量子比特基板和第四量子比特基板并且位于所述中介层上。

22、在附图和下面的描述中阐述了一个或多个实施方式的细节。根据说明书、附图和权利要求书，其它特征将是显而易见的。

1.一种超导量子处理器封装，包括：

2.根据权利要求1所述的超导量子处理器封装，其中，所述第一放大装置由所述中介层承载。

3.根据权利要求1所述的超导量子处理器封装，还包括第一放大器基板，其具有相对的顶部表面和底部表面，所述第一放大器基板的所述底部表面面向所述中介层的所述第二表面，其中所述第一放大装置由所述第一放大器基板承载，并且其中所述第一放大器基板独立于并相邻于所述第一量子比特基板。

4.根据权利要求1至3中任一项所述的超导量子处理器封装，其中，所述第一放大装置包括至少一个放大器和与其耦合的至少一个环行器。

5.根据权利要求4所述的超导量子处理器封装，其中，所述环行器耦合在所述外部连接器端口、所述第一量子读出装置和所述放大器之间。

6.根据权利要求1至5中任一项所述的超导量子处理器封装，其中，所述第一放大装置包括约瑟夫森参数放大器（jpa）。

7.根据权利要求1至6中任一项所述的超导量子处理器封装，其中，所述中介层通过球栅阵列（bga）键合到所述封装基板。

8.根据权利要求1至7中任一项所述的超导量子处理器封装，其中，所述第一量子比特基板通过第一超导微球栅格键合到所述中介层。

9.根据权利要求1至8中任一项所述的超导量子处理器封装，其中，所述第一量子读出装置包括与传输线相关联的多个谐振器。

10.根据权利要求9所述的超导量子处理器封装，其中，所述谐振器以弯曲图案布置，并且与在所述第一量子比特电路中同样以所述弯曲图案对齐的所述量子比特对齐。

11.根据权利要求1至10中任一项所述的超导量子处理器封装，其中，所述第一量子读出装置包括至少一个滤波器。

12.根据权利要求1至11中任一项所述的超导量子处理器封装，其中，所述外部连接器端口是双向的并且执行读出和输入。

13.根据权利要求1所述的超导量子处理器封装，其中，所述外部连接器端口包括多条输出线，并且所述第一放大装置包括多个放大器，每个放大器对应于所述多条输出线中的一条。

14.根据权利要求1至13中任一项所述的超导量子处理器封装，还包括：

15.根据权利要求14所述的超导量子处理器封装，还包括第二放大装置，其耦合在所述第二量子读出装置与所述外部连接器端口之间，以放大来自所述第二量子比特电路的读出信号。

16.根据权利要求14所述的超导量子处理器封装，还包括第二放大装置，其耦合在所述第二量子读出装置与所述封装基板上的第二外部连接器端口之间，以放大来自所述第二量子比特电路的读出信号。

17.根据权利要求14至16中任一项所述的超导量子处理器封装，还包括：

18.根据权利要求17所述的超导量子处理器封装，还包括分别耦合到所述第三量子读出装置和所述第四量子读出装置的第三放大装置和第四放大装置。

19.根据权利要求18所述的超导量子处理器封装，其中，所述第二放大装置、所述第三放大装置和所述第四放大装置承载在所述中介层中。

20.根据权利要求18所述的超导量子处理器封装，其中，所述第二放大装置、第三放大装置和第四放大装置分别由第二放大器基板、第三放大器基板和第四放大器基板承载，所述第二放大器基板、第三放大器基板和第四放大器基板独立于所述第一量子比特基板、第二量子比特基板、第三量子比特基板和第四量子比特基板并且位于所述中介层上。