微控制器芯片、电子设备和车辆电子控制系统的制作方法
本申请涉及集成电路，特别是涉及一种微控制器芯片、电子设备和车辆电子控制系统。
背景技术：
1、随着汽车智能化、电动化和网联化的飞速发展，现代汽车电子系统正经历着前所未有的变革。高性能微控制器被广泛应用于动力总成控制、底盘稳定系统、高级驾驶辅助系统乃至自动驾驶等关键领域。这些应用场景对微控制器芯片提出了极其严苛的要求，其中低延迟、高实时性和功能安全性已成为最核心的指标。目前行业内普遍采用异构时钟域的片上互联方案实现多模块数据交互。
2、传统技术中，微控制器芯片内的中央处理器（central processing unit，cpu）运行在较高时钟频率下以保障运算性能，存储资源与外设模块则运行在较低时钟频率下以平衡功耗与成本；二者通过片上互联矩阵连接，且不同频率的时钟域为异步架构，数据跨域传输时需通过异步跨时钟域（clock domain crossing，cdc）电路完成同步，例如双时钟先入先出队列或握手逻辑电路。
3、然而，上述传统的异步跨时钟域互联方式存在明显不足。一方面会降低系统对突发工况的响应速度，难以满足汽车电子的高实时性需求；另一方面，传输延迟的增加会延长故障信号的传递时间与安全机制的启动时长，不利于满足汽车功能安全标准的高等级时序要求。多核处理器之间的协同数据交互也会因跨时钟域延迟形成性能瓶颈，严重制约多核系统的整体运算效率。
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种能够降低延迟、节省芯片面积和功耗、提升整体效率的微控制器芯片、电子设备和车辆电子控制系统。
2、第一方面，本申请提供了一种微控制器芯片，所述微控制器芯片包括：
3、锁相环模块、多个中央处理器单元、多个存储单元和至少两个互联矩阵；
4、所述锁相环模块用于生成第一时钟频率的主时钟信号，并将所述主时钟信号分别输入至各所述互联矩阵；
5、所述互联矩阵分别连接若干个所述中央处理器单元和若干个所述存储单元，所述互联矩阵包括时钟边沿同步分频器和多个交换节点，所述时钟边沿同步分频器用于对所述主时钟信号进行分频，生成与所述主时钟信号上升沿相位对齐的第二时钟频率的分频时钟信号，所述第二时钟频率低于所述第一时钟频率。
6、在所述芯片的一些实施例中，所述中央处理器单元的工作频率为第一时钟频率，所述存储单元的工作频率为第二时钟频率。
7、在所述芯片的一些实施例中，所述交换节点的工作频率为第一时钟频率，所述互联矩阵之间的接口工作频率为第一时钟频率。
8、在所述芯片的一些实施例中，所述时钟边沿同步分频器用于对所述主时钟信号执行二分频操作，所述第二时钟频率为所述第一时钟频率的二分之一。
9、在所述芯片的一些实施例中，当中央处理器单元访问同一互联矩阵下的存储单元时，所述中央处理器单元与所述存储单元之间通过同步跨时钟域电路进行数据传输。
10、在所述芯片的一些实施例中，所述互联矩阵包括第一互联矩阵和第二互联矩阵；
11、当所述第一互联矩阵下的中央处理器单元访问所述第二互联矩阵下的存储单元时，数据传输依次经过所述第一互联矩阵的同步跨时钟域电路、所述两个互联矩阵之间的接口、所述第二互联矩阵的同步跨时钟域电路。
12、在所述芯片的一些实施例中，所述存储单元包括静态随机存取存储器、直接存储器存取控制器中的至少一种，所述静态随机存取存储器、所述直接存储器存取控制器的工作频率为所述第二时钟频率。
13、在所述芯片的一些实施例中，所述中央处理器单元包括指令紧耦合存储器、数据紧耦合存储器中的至少一种，所述指令紧耦合存储器、所述数据紧耦合存储器的工作频率为所述第一时钟频率。
14、根据本公开实施例的第二方面，提供一种电子设备，包括上述的微控制器芯片。
15、根据本公开实施例的第三方面，提供一种车辆电子控制系统，包括上述的电子设备。
16、本申请实施例提供的微控制器芯片、电子设备和车辆电子控制系统，可以从时钟体系底层重构异构时钟域的交互模式，在保留高低频异构配置以平衡功耗与成本的基础上，从根源上削减了跨时钟域传输带来的固有延迟。同源同步的时钟关系提升了数据传输的时序可预测性，降低了时序收敛与功能验证的难度，有助于提升芯片的功能安全等级，可以适配汽车电子场景对实时性与可靠性的严苛要求；可以减少芯片内部逻辑资源占用，由于无需复杂的异步时钟跨域电路，还可以减少芯片面积和运行功耗，提升总线带宽的利用效率。
17、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
1.一种微控制器芯片，其特征在于，所述微控制器芯片包括：
2.根据权利要求1所述的微控制器芯片，其特征在于，所述中央处理器单元的工作频率为第一时钟频率，所述存储单元的工作频率为第二时钟频率。
3.根据权利要求1所述的微控制器芯片，其特征在于，所述交换节点的工作频率为第一时钟频率，所述互联矩阵之间的接口工作频率为第一时钟频率。
4.根据权利要求1所述的微控制器芯片，其特征在于，所述时钟边沿同步分频器用于对所述主时钟信号执行二分频操作，所述第二时钟频率为所述第一时钟频率的二分之一。
5.根据权利要求1所述的微控制器芯片，其特征在于，当中央处理器单元访问同一互联矩阵下的存储单元时，所述中央处理器单元与所述存储单元之间通过同步跨时钟域电路进行数据传输。
6.根据权利要求1所述的微控制器芯片，其特征在于，所述互联矩阵包括第一互联矩阵和第二互联矩阵；
7.根据权利要求1所述的微控制器芯片，其特征在于，所述存储单元包括静态随机存取存储器、直接存储器存取控制器中的至少一种，所述静态随机存取存储器、所述直接存储器存取控制器的工作频率为所述第二时钟频率。
8.根据权利要求1所述的微控制器芯片，其特征在于，所述中央处理器单元包括指令紧耦合存储器、数据紧耦合存储器中的至少一种，所述指令紧耦合存储器、所述数据紧耦合存储器的工作频率为所述第一时钟频率。
9.一种电子设备，其特征在于，包括权利要求1至8中任一项所述的微控制器芯片。
10.一种车辆电子控制系统，其特征在于，包括权利要求9所述的电子设备。