半导体器件及其形成方法与流程

技术特征：
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括第一区和与所述第一区相邻的第二区；若干层第一沟道层，所述第一沟道层沿着平行于所述第一区的衬底的法线方向上叠层分布；第一栅极结构，位于所述第一区上且横跨所述第一沟道层且包围所述第一沟道层侧壁；内侧墙，位于相邻的所述第一沟道层之间，且位于所述第一栅极结构的侧壁上；第二沟道层，位于所述第二区的衬底上；绝缘层，位于所述第二区的衬底与所述第二沟道层之间；第二栅极结构，位于所述第二区的衬底上且横跨所述第二沟道层，覆盖所述第二沟道层的部分侧壁和顶部表面。2.如权利要求1所述的半导体器件，其特征在于，还包括隔离层，所述隔离层位于所述衬底上且顶部表面与最底层的所述第一沟道层的底部表面齐平。3.如权利要求1所述的半导体器件，其特征在于，还包括第一鳍部，位于所述第一区的衬底上，且位于所述第一栅极结构的两侧。4.如权利要求3所述的半导体器件，其特征在于，还包括第二鳍部，位于所述第二区的衬底上，且位于所述第二栅极结构的两侧。5.如权利要求4所述的半导体器件，其特征在于，还包括第一源漏掺杂层和第二源漏掺杂层，所述第一源漏掺杂层位于所述第一栅极结构两侧的所述第一鳍部内，所述第二源漏掺杂层位于所述第二栅极结构两侧的所述第二鳍部内。6.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区和与所述第一区相邻的第二区；在所述第一区的衬底上形成初始第一鳍部，所述初始第一鳍部包括位于第一区的衬底上若干重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间及位于顶层第一牺牲层上的第一沟道层；在所述第二区的衬底上形成初始第二鳍部，所述初始第二鳍部包括位于所述第二区的衬底上的第二牺牲层以及位于第二牺牲层上的第二沟道层；在所述衬底上分别形成横跨所述初始第一鳍部的第一伪栅极结构和横跨所述初始第二鳍部的第二伪栅极结构，所述初始第一鳍部包括第一鳍部和被所述第一伪栅极结构横跨的初始第一鳍部，所述初始第二鳍部包括第二鳍部和被所述第二伪栅极结构横跨的初始第二鳍部；刻蚀所述第一伪栅极结构两侧的所述第一鳍部，至暴露出所述第一区的衬底的表面，形成第一凹槽；刻蚀所述第二伪栅极结构两侧的所述第二鳍部，至暴露出所述第二区的衬底的表面，形成第二凹槽；刻蚀去除被所述第二伪栅极结构横跨的初始第二鳍部上的第二牺牲层，形成第三凹槽；在所述第三凹槽内形成绝缘层；刻蚀去除所述第一凹槽侧壁的部分所述第一牺牲层，形成第四凹槽；
在所述第四凹槽内形成内侧墙。7.如权利要求6所述的半导体器件的形成方法，其特征在于，形成所述内侧墙之后，还包括：在所述第一凹槽内形成第一源漏掺杂层。8.如权利要求6所述的半导体器件的形成方法，其特征在于，形成所述绝缘层之后，还包括在所述第二凹槽内形成第二源漏掺杂层。9.如权利要求7所述的半导体器件的形成方法，其特征在于，形成所述第一源漏掺杂层之后，还包括去除所述第一伪栅极结构，形成第一栅开口；去除所述第一栅开口暴露出的所述第一牺牲层形成开口；在所述开口和所述第一栅开口内形成第一栅极结构，所述第一栅极结构包围所述第一沟道层。10.如权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第二源漏掺杂层之后，还包括：去除所述第二伪栅极结构，形成第二栅开口；在所述第二栅开口内形成第二栅极结构。11.如权利要求6所述的半导体器件的形成方法，其特征在于，在形成所述第一伪栅极结构和所述第二伪栅极结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁。

技术总结
一种半导体器件及其形成方法，其中器件包括：衬底，包括第一区和与所述第一区相邻的第二区；若干层第一沟道层，第一沟道层沿着平行于第一区的衬底的法线方向上叠层分布；第一栅极结构，位于第一区上且横跨第一沟道层且包围第一沟道层侧壁；内侧墙，位于相邻的第一沟道层之间，且位于第一栅极结构的侧壁上；第二沟道层，位于第二区的衬底上；绝缘层，位于第二区的衬底与第二沟道层之间；第二栅极结构，位于第二区的衬底上且横跨第二沟道层，覆盖所述第二沟道层的部分侧壁和顶部表面这种将GAA结构和SOI结构整合在一个衬底上，既实现对第一沟道层的最有效的控制又利用了绝缘层抑制第二区的衬底的漏电，提高了半导体器件的性能和使用范围。用范围。用范围。


技术研发人员：周飞
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2021.06.01
技术公布日：2022/12/5