半导体存储器件的制作方法

技术特征：
1.一种半导体存储器件，包括：器件隔离图案，在衬底上并且限定第一有源部分；第一存储节点焊盘，在所述第一有源部分上；字线，在所述衬底中并延伸跨过所述第一有源部分；位线，在所述第一存储节点焊盘上并跨越所述字线；存储节点接触，在所述位线的一侧并与所述第一存储节点焊盘相邻；以及欧姆接触层，在所述存储节点接触和所述第一存储节点焊盘之间，其中所述欧姆接触层的底表面被圆化。2.根据权利要求1所述的半导体存储器件，还包括：第二有源部分，由所述器件隔离图案限定并与所述第一有源部分相邻；第二存储节点焊盘，在所述第二有源部分上；焊盘分离图案，在所述第一存储节点焊盘和所述第二存储节点焊盘之间；以及字线覆盖图案，在所述字线上，其中所述焊盘分离图案接触所述字线覆盖图案的顶表面。3.根据权利要求2所述的半导体存储器件，还包括：第一辅助电介质图案，在所述第一存储节点焊盘和所述焊盘分离图案之间；以及第二辅助电介质图案，在所述第二存储节点焊盘和所述焊盘分离图案之间，其中所述焊盘分离图案在所述第一辅助电介质图案和所述第二辅助电介质图案之间，以及其中所述第一辅助电介质图案和所述第二辅助电介质图案中的每个包括与所述焊盘分离图案的材料不同的材料。4.根据权利要求2所述的半导体存储器件，其中所述焊盘分离图案接触所述第一存储节点焊盘的顶表面和所述第二存储节点焊盘的顶表面。5.根据权利要求4所述的半导体存储器件，还包括：在所述位线和第三有源部分之间的位线接触，其中所述第三有源部分在所述位线下方，以及其中所述位线接触的顶表面在与所述焊盘分离图案的顶表面的水平相同的水平处。6.根据权利要求2所述的半导体存储器件，其中所述第一存储节点焊盘的顶表面、所述第二存储节点焊盘的顶表面和所述焊盘分离图案的顶表面处于彼此相同的水平。7.根据权利要求2所述的半导体存储器件，其中所述位线跨越所述焊盘分离图案，其中所述半导体存储器件还包括：第一间隔物，覆盖所述位线的侧壁；以及第一电介质层、第二电介质层和第三电介质层，顺序地插设在所述焊盘分离图案和所述位线之间，其中所述第一电介质层接触所述焊盘分离图案，其中所述第二电介质层和所述第三电介质层在所述第一电介质层和所述位线之间，
其中所述第二电介质层的侧壁和所述第三电介质层的侧壁与所述位线的侧壁对准，以及其中所述第一电介质层的侧壁与所述第一间隔物的侧壁对准。8.根据权利要求1所述的半导体存储器件，其中所述存储节点接触由金属和金属氮化物形成。9.根据权利要求1所述的半导体存储器件，还包括：由所述器件隔离图案限定并与所述第一有源部分相邻的第二有源部分，所述第二有源部分在所述位线下方；以及在所述位线和所述第二有源部分之间的位线接触，其中所述器件隔离图案暴露所述衬底的所述第二有源部分的第一侧表面，以及其中所述位线接触与所述第二有源部分的所述第一侧表面接触。10.根据权利要求9所述的半导体存储器件，其中所述衬底的所述第二有源部分具有第二侧表面，所述第二侧表面由所述器件隔离图案暴露并且与所述第一侧表面相反，以及其中所述位线接触进一步与所述第二有源部分的所述第二侧表面接触。11.根据权利要求1所述的半导体存储器件，还包括：由所述器件隔离图案限定并与所述第一有源部分相邻的第二有源部分，所述第二有源部分在所述位线下方；以及在所述位线和所述第二有源部分之间的位线接触，其中所述位线接触的底表面具有第一宽度，所述位线接触的顶表面具有第二宽度，所述第一宽度大于所述第二宽度。12.根据权利要求11所述的半导体存储器件，其中所述位线接触的中间部分是所述位线接触的在所述位线接触的所述底表面和所述位线接触的所述顶表面之间的部分，以及其中所述位线接触的所述中间部分的第三宽度大于所述位线接触的所述底表面的所述第一宽度。13.根据权利要求1所述的半导体存储器件，还包括：由所述器件隔离图案限定并与所述第一有源部分相邻的第二有源部分，所述第二有源部分在所述位线下方；以及在所述位线和所述第二有源部分之间的位线接触，其中所述第一存储节点焊盘的底端在与所述位线接触的底端的水平相同或比所述位线接触的底端的水平高的水平。14.根据权利要求1所述的半导体存储器件，其中所述器件隔离图案暴露所述衬底的所述第一有源部分的第一侧表面，以及其中所述第一存储节点焊盘与所述第一有源部分的所述第一侧表面接触。15.根据权利要求14所述的半导体存储器件，其中所述衬底的所述第一有源部分具有第二侧表面，所述第二侧表面由所述器件隔离图案暴露并且与所述第一有源部分的所述第一侧表面相反，以及其中所述第一存储节点焊盘与所述第一有源部分的所述第二侧表面接触。
16.根据权利要求1所述的半导体存储器件，还包括：由所述器件隔离图案限定并与所述第一有源部分相邻的第二有源部分，所述第二有源部分在所述位线下方；在所述位线和所述第二有源部分之间的位线接触；以及在所述第一存储节点焊盘和所述位线接触的下部之间的接触电介质图案，其中所述接触电介质图案包括其介电常数小于硅氮化物的介电常数的材料。17.根据权利要求16所述的半导体存储器件，还包括：在所述接触电介质图案和所述位线接触的上部之间的掩埋电介质图案，其中所述掩埋电介质图案具有向下减小的宽度。18.根据权利要求16所述的半导体存储器件，其中所述接触电介质图案在所述位线下方向下延伸，其中所述接触电介质图案在所述位线接触和所述第一存储节点焊盘之间具有第一高度，以及其中所述接触电介质图案在所述位线下方具有第二高度，所述第二高度大于所述第一高度。19.一种半导体存储器件，包括：器件隔离图案，在衬底上并且限定第一有源部分；第一存储节点焊盘，在所述第一有源部分上；字线，在所述衬底中并延伸跨过所述第一有源部分；位线，在所述第一存储节点焊盘上并跨越所述字线；以及存储节点接触，在所述位线的一侧并与所述第一存储节点焊盘相邻，其中所述存储节点接触包括：接触金属图案；以及接触扩散阻挡图案，围绕所述接触金属图案的侧壁和所述接触金属图案的底表面，以及其中所述接触扩散阻挡图案的底表面被圆化。20.一种半导体存储器件，包括：器件隔离图案，在衬底上并且限定在第一方向上彼此并排相邻的第一有源部分、第二有源部分和第三有源部分；第一杂质区、第二杂质区和第三杂质区，分别在所述第一有源部分、所述第二有源部分和所述第三有源部分中；字线，在所述衬底中并延伸跨过所述第一有源部分和所述第二有源部分；字线覆盖图案，在所述字线上；位线接触，在所述第一有源部分上；位线，在所述位线接触上并跨越所述字线；第一存储节点焊盘，在所述第二有源部分上；第二存储节点焊盘，在所述第三有源部分上；焊盘分离图案，在所述第一存储节点焊盘和所述第二存储节点焊盘之间；掩埋电介质图案，在所述第一存储节点焊盘和所述位线接触的上部之间；以及
接触电介质图案，在所述第一存储节点焊盘和所述位线接触的下部之间，其中所述接触电介质图案包括其介电常数小于硅氮化物的介电常数的材料，以及其中所述接触电介质图案具有在4nm和10nm之间的宽度。

技术总结
一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。接触层的底表面被圆化。接触层的底表面被圆化。


技术研发人员：金恩靓 金孝燮 崔宰福 安容奭 安濬爀 李基硕 李明东 崔允荣
受保护的技术使用者：三星电子株式会社
技术研发日：2022.05.26
技术公布日：2022/11/29