一种发送端及接收端的前馈均衡器抽头系数联合优化系统的制作方法

技术特征：
1.一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：该系统应用在芯片（100）上，所述芯片（100）中的电路包括：串化器（110）、预驱动级（120）、带有前馈均衡器的输出驱动级（130）、信道（140）、连续时间线性均衡器（150）、模数转换器（160）、数字信号处理模块（170）、时钟和数据恢复电路（180）、时钟电路（190）和前馈均衡器抽头系数调节模块（200）；所述数字信号处理模块（170）包括解串化器（171）、前馈均衡器（172）和判决反馈均衡器（173）；所述解串化器（171）接收模数转换器（160）送出的32路量化信号，并将其解串成64路量化信号，具有8个抽头系数的所述前馈均衡器（172）对64路量化信号进行均衡，将均衡后的64路量化信号送给判决反馈均衡器（173），同时将主抽头以及主抽头的前一个抽头和后一个抽头的系数送给所述前馈均衡器抽头系数调节模块（200），所述判决反馈均衡器（173）对接收的前馈均衡器（172）送来的均衡后的64路量化信号再进行判决反馈均衡，同时对信号进行判别，并将判决的结果输出，同时将所述时钟与数据恢复电路（180）所需的data<1:64>和error<1:64>传输过去；所述前馈均衡器抽头系数调节模块（200）包括系数译码器（201）；所述系数译码器（201）接收数字信号处理模块（170）中前馈均衡器（172）送出的pre1抽头系数、main抽头系数和post1抽头系数，并将其系数转换成发送端带有前馈均衡器的输出驱动级（130）中的s1-s6的开关信号；s1-s3的开关信号用来调节预驱动后pre串化信号的电流模逻辑驱动级（1331）的均衡大小，s4-s6的开关信号用来调节预驱动后post串化信号的电流模逻辑驱动级（1333）的均衡大小，使发送端的3阶前馈均衡器的抽头系数设置成与接收端前馈均衡器相对应阶数的抽头系数一致。2.根据权利要求1所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述串化器（110）包括64到4串化电路（111），4到1串化电路（112），3阶fir生成器（113）以及提供给串化电路相对应时钟的分频电路（114）；所述64到4串化电路（111）会接收数字系统传输过来的64路并行数据，并根据时钟信号对其依次进行串化，串化完成后的4路并行信号再送给4到1串化电路（112），4到1串化电路（112）将64到4串化电路（111）传输过来的4路并行信号继续串化，串化为1路串行信号，通过3阶fir生成器生成pre串化信号、main串化信号和post串化信号，所述分频电路（114）接收时钟电路（190）送来的四相位正交时钟，并对其进行分频送给64到4串化电路（111）。3.根据权利要求2所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述预驱动级（120）对pre串化信号、main串化信号和post串化信号进行预驱动，所述预驱动级（120）采用尺寸逐级放大的反相器进行预驱动，每级反相器由一个pmos管和一个nmos管构成，p1、p2、p3和p4的pmos管尺寸是逐级放大，n1、n2、n3和n4的nmos管尺寸是逐级放大，最后一级由p4和n4构成的反相器的尺寸就能够驱动最后的输出级，反相器链中加入了反馈电阻rf形成一个sub-ui的均衡，提升反相器输出信号的上升速度。4.根据权利要求3所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述带有前馈均衡器的输出驱动级（130）包括共模反馈电路（131）、电阻阵列（132）和电流模逻辑驱动级（133）；所述共模反馈电路（131）由共模提取电路（1311）和运算放大器（1312）组成；
所述共模提取电路（1311）使用两个电阻r放置在电流模逻辑驱动级（133）的差分输出端voutp和voutn之间，提取出所述电流模逻辑驱动级（133）差分输出的共模电平vcm，并将这个共模电平vcm与基准电压产生电路设定的参考电压vref一起送给所述运算放大器（1312），所述运算放大器（1312）将输出一个偏置电压vb送给电流模逻辑驱动级（133）的共源共栅管，调节共源共栅管的偏置电压以调节所述电流模逻辑驱动级（133）的电流，使所述电流模逻辑驱动级（133）差分输出的共模电平vcm等于基准电压产生电路所设定的参考电压vref；所述电阻阵列（132）由电阻（1321）和开关（1322）组成；所述开关（1322）接收由电阻校准模块送来的电阻校准控制码，根据控制码来切换开关，所述开关（1322）的栅极信号为高电平1时，该pmos管关断，下方的电阻不产生作用，所述开关（1322）的栅极信号为低电平0时，该pmos管打开，下方的电阻被并联入总的电阻阵列中，最终的电阻值r由所有pmos开关打开的电阻共同并联获得；所述电流模逻辑驱动级（133）由预驱动后pre串化信号的电流模逻辑驱动级（1331）、预驱动后main串化信号的电流模逻辑驱动级（1332）和预驱动后post串化信号的电流模逻辑驱动级（1333）组成，形成一个3阶前馈均衡器的效果；所述带有前馈均衡器的输出驱动级（130）的信号输入端会连接预驱动级（120）驱动后的高速串行信号，串行信号有三路信号，分别是预驱动后pre串化信号、预驱动后main串化信号和预驱动后post串化信号；通过均衡选通开关接收外部输入的选通开关设置，通过s1到s6开关的打开或关断，就能够加入不同均衡档位的pre信号和post信号的电流模逻辑驱动级。5.根据权利要求4所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述连续时间线性均衡器（150）包括衰减器（151）、跨导级（152）和跨阻放大器（153）；所述衰减器（151）通过交流源极退化的原理对不同频率的交流信号进行不同程度的衰减或者放大，通过所述跨导级（152）和跨阻放大器（153）的组成一个有源电感，所述跨导级（152）通过pn互补形式的晶体管将输入电压转换成电流，通过调节电路并联个数的方式进行输出电流调节，通过共模反馈调节电流管的偏置电压保证最后所述跨阻放大器（153）的输出共模处于模数转换器的量化电压的中间。6.根据权利要求5所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述模数转换器（160）包括四个通道的逐次逼近型模数转换器（161）和8分频电路（162）；所述四个通道的逐次逼近型模数转换器（161）接收连续时间线性均衡器（150）送出的均衡信号，四个8分频电路（162）接收时钟和数据恢复电路（180）送来的采样时钟，并对采样时钟进行分频操作，并将分频后的时钟送给相对应的所述逐次逼近型模数转换器（161），所述逐次逼近型模数转换器（161）按照分频时钟依次对均衡信号进行量化，并将量化完成的32路数字信号送给数字信号处理模块（170）。7.根据权利要求6所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述时钟与数据恢复电路（180）包括mueller-muller相位探测器（181）、抽取模块（182）和比例路径增益模块（183）、积分路径增益模块（184）、频率积分器（185）、相位积分
器（186）和相位插值器（187）；所述mueller-muller相位探测器（181）接收数字信号处理模块（170）传输过来的data<1:64>和error<1:64>信号，并进行判断，产生64路up或者down的信号，所述抽取模块（182）对64路up或者down的信号进行抽取，抽取为1路up或者down的信号，所述比例路径增益模块183、积分路径增益模块（184）和频率积分器（185）结合起来对1路up或者down的信号进行滤波，所述相位积分器（186）再将滤波结果进行积分得到相位插值器（187）的所需的相位选择，所述相位插值器（187）采用八边形相位插值的形式对时钟进行插值产生128个可选相位，并根据相位选择的结果选定相位，产生相应的采样时钟送给模数转换器（160）。8.根据权利要求7所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述时钟电路（190）包括正交时钟产生电路（191）、占空比校准电路（192）、正交误差校准电路（193）、占空比/正交误差检测电路（194）和占空比/正交误差校准逻辑（195）；所述正交时钟产生电路（191）接收输入参考时钟，并产生四相位正交时钟，四相位正交时钟经过所述占空比校准电路（192）和正交误差校准电路（193）的校准后，会输出一个校准后的高质量的四相位正交时钟，同时这个四相位正交时钟会送回给所述占空比/正交误差检测电路（194），对四相位时钟的占空比和正交误差情况进行检测，并将检测的结果送给所述占空比/正交误校准逻辑（195），所述占空比/正交误校准逻辑（195）根据检测结果进行判断，进而调节所述占空比校准电路（192）和正交误差校准电路（193）的切换开关的数量。

技术总结
本发明涉及技术串行收发机领域，本发明公开了一种发送端及接收端的前馈均衡器抽头系数联合优化系统，该系统应用在芯片上，所述芯片中的电路包括：串化器、预驱动级、带有前馈均衡器的输出驱动级、信道、连续时间线性均衡器、模数转换器、数字信号处理模块、时钟和数据恢复电路、时钟电路和前馈均衡器抽头系数调节模块。本发明因为联合了发送端和接收端前馈均衡器的抽头系数，从而使发送端前馈均衡器抽头系数的设定更为适合当前应用中的信道损害情况，大大降低了均衡电路的功耗，提升了信号的均衡效果，降低信号的误码率。降低信号的误码率。降低信号的误码率。


技术研发人员：舒芋钧
受保护的技术使用者：高澈科技（上海）有限公司
技术研发日：2022.11.30
技术公布日：2022/12/30