基于硬件安全标签的动态信息流追踪处理器结构

技术特征：
1.一种基于硬件安全标签的动态信息流追踪处理器结构，其特征在于，包括：处理器核；设置于所述处理器核内多个寄存器上的处理器标签位，用于表示所述多个寄存器的值所在的安全域；设置于所述处理器核内的处理器核标签逻辑电路，用于根据所述处理器核内的标签传递规则对动态信息流进行所述标签的传递和规则检查；存储模块；设置在所述存储模块内的存储标签位，用于进行不同安全域之间的存储隔离和缓存隔离。2.根据权利要求1所述的结构，其特征在于，还包括：内存管理单元，设置于所述处理器核与所述存储模块之间，用于进行同一安全域不同用户间的存储隔离。3.根据权利要求1所述的结构，其特征在于，所述处理器核标签逻辑电路包括：指令逻辑电路，用于监控所述处理器核内指令流的安全情况，以确保指令的安全执行；数据逻辑电路，用于完成各指令的标签传递计算和监控数据流的安全情况，以确保数据的安全存取。4.根据权利要求1所述的结构，其特征在于，其中，在每个64位宽的所述寄存器上设置有2位标签。5.根据权利要求1所述的结构，其特征在于，所述处理器核标签逻辑电路设置于所述处理器核内的指令流水线和/或数据通路上。6.根据权利要求1所述的结构，其特征在于，所述存储标签位设置于所述存储模块内部的指令缓冲存储器上，用于存储提供给所述处理器核的标签，其中，每32位的存储指令添加有2位标签。7.根据权利要求1所述的结构，其特征在于，所述存储标签位设置于所述存储模块内部的数据缓冲存储器上，用于在缓存层面隔离不同的安全域，其中，每32位的存储数据添加有2位标签，且每一个缓冲块上添加有1位标签用于在缓存层面隔离同一安全域的不同进程。8.根据权利要求7所述的结构，其特征在于，还包括：设置于所述数据缓冲存储器上的存储器标签逻辑电路，用于控制对所述数据缓冲存储器的安全访问。9.根据权利要求1所述的结构，其特征在于，所述存储标签位设置于所述存储模块内部的物理存储器上，其中，每32位的存储数据或指令添加有2位标签。10.根据权利要求1-9所述的结构，其特征在于，还包括：异常产生模块，设置于所述处理器核内部，所述异常产生模块用于在所述逻辑电路检查到异常时，生成触发信号和对应的异常信息。

技术总结
本申请公开了一种基于硬件安全标签的动态信息流追踪处理器结构，在处理器结构中，对处理器核内的寄存器和存储模块内的存储器新增安全相关的标签位，通过对处理器核新增标签检查和传递逻辑电路，实现了对信息流的实时高效的追踪。通过对存储模块内的数据缓存新增安全相关的标签位，在性能影响较小的情况下实现了对侧信道攻击的防护。由此，本申请利用新增的标签位，划分程序的安全级别，制定处理器核内的标签传递规则，定义可能破环系统安全性的异常行为，防范可能利用缓存进行的侧信道攻击，保障程序运行的规范和安全。由此，解决了由于缺乏动态信息流跟踪监测，存在安全隐患，对高速缓存机制性能影响较大等问题。高速缓存机制性能影响较大等问题。高速缓存机制性能影响较大等问题。


技术研发人员：李翔宇 赵颖渊
受保护的技术使用者：清华大学
技术研发日：2022.01.29
技术公布日：2022/6/4