使用高通量CRT评估的用于机器学习和神经网络的同态加密的制作方法

技术特征：
1.一种设备，包括：硬件加速器，用于：接收由同态加密(he)生成的密文以用于评估；将所述密文的系数分解成一组分解的系数；使用基于较大模数确定的一组较小模数对分解的系数进行乘法；以及将乘法的结果转换回对应于所述较大模数的原始形式。2.根据权利要求1所述的设备，其中使用所述较小模数对分解的系数彼此独立地进行乘法。3.根据权利要求2所述的设备，其中所述较小模数包括广义梅森素数或伪梅森素数中的至少一个。4.根据权利要求1所述的设备，其中用于分解所述系数的硬件加速器包括执行所述系数的中国剩余定理(crt)分解的硬件加速器。5.根据权利要求4所述的设备，其中所述硬件加速器进一步包括一组乘法器电路、归约电路、加法电路和模归约电路以执行所述系数的crt分解。6.根据权利要求1所述的设备，其中用于转换所述结果的硬件加速器包括用于对乘法的结果执行反向中国剩余定理(crt)变换的硬件加速器。7.根据权利要求6所述的设备，其中所述硬件加速器进一步包括一组乘法器电路、2m到m的巴雷特电路、行波进位电路、上m位巴雷特电路和归约电路，以对所述结果执行反向crt变换。8.根据权利要求1所述的设备，其中所述硬件加速器包括一组电路，所述一组电路包括乘法器电路、归约电路、行波加法累加器、巴雷特电路或加法电路中的至少一个。9.根据权利要求8所述的设备，其中所述一组电路用于执行分解、乘法和转换中的每一者。10.根据权利要求1所述的设备，其中所述硬件加速器包括一组乘法器电路和归约电路，以对分解的系数进行乘法。11.一种方法，包括：由计算装置的硬件加速器接收由同态加密(he)生成的密文以用于评估；由所述硬件加速器将所述密文的系数分解成一组分解的系数；由所述硬件加速器使用基于较大模数确定的一组较小模数对分解的系数进行乘法；以及由所述硬件加速器将乘法的结果转换回对应于所述较大模数的原始形式。12.根据权利要求11所述的方法，其中使用包括广义梅森素数或伪梅森素数中的至少一个的所述较小模数对分解的系数彼此独立地进行乘法。13.根据权利要求11所述的方法，其中用于分解所述系数的硬件加速器包括执行所述系数的中国剩余定理(crt)分解的硬件加速器，并且其中所述硬件加速器进一步包括一组乘法器电路、归约电路、加法电路和模归约电路以执行所述系数的crt分解。14.根据权利要求11所述的方法，其中用于转换所述结果的硬件加速器包括对乘法的结果执行反向中国剩余定理(crt)变换的硬件加速器，并且其中所述硬件加速器进一步包括一组乘法器电路、2m到m的巴雷特电路、行波进位电路、上m位巴雷特电路和归约电路，以
对所述结果执行反向crt变换。15.根据权利要求11所述的方法，其中所述硬件加速器包括一组电路，所述一组电路包括乘法器电路、归约电路、行波加法累加器、巴雷特电路或加法电路中的至少一个。16.根据权利要求11所述的方法，其中所述硬件加速器包括一组乘法器电路和归约电路，以对分解的系数进行乘法。17.一种系统，包括：存储器；以及可通信地耦合到所述存储器的硬件加速器，所述硬件加速器用于实施中国剩余定理(crt)乘法器电路，所述硬件加速器包括一组m乘m的乘法器、2m到m的归约电路、行波加法累加器和模归约电路，所述一组用于：从所述存储器中接收由同态加密(he)生成的密文以用于评估；将所述密文的系数分解成一组分解的系数；使用基于较大模数确定的一组较小模数对分解的系数进行乘法；以及将乘法的结果转换回对应于所述较大模数的原始形式。18.根据权利要求17所述的系统，其中使用包括广义梅森素数或伪梅森素数中的至少一个的所述较小模数对分解的系数彼此独立地进行乘法。19.根据权利要求17至18中任一项所述的系统，其中所述crt乘法器电路使用系数的crt分解来分解所述系数。20.根据权利要求17至19中任一项所述的系统，其中所述crt乘法器电路使用对乘法的结果的反向crt变换来转换所述结果。21.至少一种机器可读介质，包括响应于在计算装置上执行而使所述计算装置执行根据权利要求11-16中任一项所述的方法的多个指令。22.一种使用高通量crt评估促进用于机器学习和神经网络的he的设备，包括用于执行根据权利要求11-16中任一项所述的方法的装置。

技术总结
实施例涉及使用高通量CRT评估的用于机器学习和神经网络的同态加密。设备的实施例包括硬件加速器以接收由同态加密(HE)生成的密文以用于评估，将密文的系数分解成一组分解的系数，使用基于较大模数确定的一组较小模数对分解的系数进行乘法，并将乘法的结果转换回对应于较大模数的原始形式。于较大模数的原始形式。于较大模数的原始形式。


技术研发人员：S
受保护的技术使用者：英特尔公司
技术研发日：2021.08.12
技术公布日：2022/3/18