存储系统的制作方法

技术特征：
1.一种存储系统，具备：存储芯片，包含第1面和第2面，所述第1面包含：数据以第1大小为单位被读取的第1存储区域、和能够保存所述第1大小的数据的第1数据锁存器，所述第2面包含：数据以所述第1大小为单位被读取的第2存储区域、和能够保存所述第1大小的数据的第2数据锁存器，多个缓冲器，各自能够保存所述第1大小的数据；以及控制器，包含纠错电路，所述控制器构成为，在比所述第1大小小的第2大小的第1数据跨所述第1存储区域和所述第2存储区域保存的情况下，使所述存储芯片将作为包含所述第1存储区域所保存的所述第1数据的第1片段的所述第1大小的数据的第2数据保存于所述第1数据锁存器，使所述存储芯片将作为包含所述第2存储区域所保存的所述第1数据的第2片段的所述第1大小的数据的第3数据保存于所述第2数据锁存器，使所述存储芯片输出所述第1数据锁存器所保存的所述第2数据，将从所述存储芯片输出的所述第2数据保存于作为所述多个缓冲器之中的1个缓冲器的第1缓冲器，使所述存储芯片输出所述第2数据锁存器所保存的所述第3数据，将从所述存储芯片输出的所述第3数据保存于作为所述多个缓冲器之中的与所述第1缓冲器不同的1个缓冲器的第2缓冲器，将所述第1缓冲器所保存的所述第2数据之中的所述第1片段、与所述第2缓冲器所保存的所述第3数据之中的所述第2片段结合而生成第4数据，将所述第4数据向所述纠错电路输入。2.根据权利要求1所述的存储系统，所述第4数据具有所述第2大小，所述第2大小是由所述纠错电路进行纠错处理的单位。3.根据权利要求2所述的存储系统，所述控制器，在将所述第3数据保存于所述第2缓冲器之后，将所述第2数据保存于所述第1缓冲器，以使得所述第2数据所包含的所述第1片段比所述第3数据所包含的所述第2片段先输入至所述纠错电路的方式，生成所述第4数据。4.根据权利要求1所述的存储系统，所述控制器发送使所述第1数据锁存器所保存的所述第2数据输出的第1命令集，所述存储芯片在接收到所述第1命令集时，开始所述第2数据的输出，在直到完成所述第2数据的输出为止无需输入任何命令地输出所述第2数据，所述控制器发送使所述第2数据锁存器所保存的所述第3数据输出的第2命令集，所述存储芯片在接收到所述第2命令集时，开始所述第3数据的输出，在直到完成所述第3数据的输出为止无需输入任何命令地输出所述第3数据。5.根据权利要求1所述的存储系统，所述控制器，在包含第1读取模式和第2读取模式的多个读取模式中的任一个下均能够进行动作，在所述第1读取模式中，使所述存储芯片以所述第1大小为单位输出数据，
在所述第2读取模式中，使所述存储芯片以所述第2大小为单位输出数据。6.根据权利要求5所述的存储系统，所述控制器，判定被设定为读取对象的所述第2大小的且与所述第1数据不同的第5数据是否包含于所述第2数据或所述第3数据，在判定为所述第5数据包含于所述第2数据或所述第3数据的情况下选择所述第1读取模式，在判定为所述第5数据不包含于所述第2数据或所述第3数据的情况下选择所述第2读取模式。7.根据权利要求5所述的存储系统，所述控制器，在所述第2读取模式中，在使所述存储芯片输出了所述第1数据锁存器所保存的所述第2数据之中的所述第1片段之后，使所述存储芯片输出所述第2数据锁存器所保存的所述第3数据之中的所述第2片段，将从所述存储芯片输出了的所述第1片段、和从所述存储芯片输出了的所述第2片段结合而生成具有所述第2大小的第6数据，将所述第6数据向所述纠错电路输入。

技术总结
一个实施方式提供一种能够提高从存储芯片向存储控制器的数据的传送速度的存储系统。在实施方式的存储系统中，在被设定为读取对象的第1数据跨越第1面的第1存储区域和第2面的第2存储区域而保存的情况下，控制器使存储芯片读出包含第1存储区域所保存的第1数据的第1片段的第2数据。控制器使存储芯片读出包含第2存储区域所保存的第1数据的第2片段的第3数据。控制器使存储芯片输出第2数据而保存于第1缓冲器，输出第3数据而保存于第2缓冲器。而且，控制器从第1缓冲器以及第2缓冲器中读出第1片段以及第2片段，将第1片段和第2片段结合而生成第4数据，将第4数据向纠错电路输入。将第4数据向纠错电路输入。将第4数据向纠错电路输入。


技术研发人员：远藤静香
受保护的技术使用者：铠侠股份有限公司
技术研发日：2021.02.22
技术公布日：2022/3/15