一种PWM信号重构方法、交错PFC模块及控制器与流程

本技术涉及电力电子，具体涉及一种pwm信号重构方法、交错pfc模块及控制器。

背景技术：

1、大功率三相功率因数校正（power factor correction，pfc）整流器广泛应用于充电桩、储能变流器等功率变换设备。为降低输入电流纹波、提升整机功率密度，该类整流器普遍采用多路交错并联拓扑，通过错开各支路开关管的导通时刻抵消输入电流纹波。

2、多路交错pfc需依靠移相控制实现波形相位错开，pfc控制器中的脉冲调制模块以比较匹配点为同步基准实现移相。多路交错pfc工作在断续导通模式（discontinuousconduction mode，dcm）时，dcm单个开关周期依次存在上管导通、上下管同时关断、下管导通三种时序区间，上下管不能同时导通，一旦同时导通会造成电源正负极短路，损坏功率器件，因此驱动功率开关管的pwm信号必须配置死区时序，在上下管驱动信号边沿切换时预留安全关断窗口。然而脉冲调制模块的硬件资源仅支持对一路输出配置上升沿延时或死区控制，在导通时间、占空比动态变化的dcm 控制场景中，无法同时满足交错移相稳定运行与上下管驱动安全保护的双重需求。

技术实现思路

1、有鉴于此，本技术提供一种pwm信号重构方法、交错pfc模块及控制器，能够为上下管独立构建可配置的死区时间，解决dcm模式下因移相及资源受限导致的死区缺失问题。

2、为解决上述问题，本技术提供的技术方案如下：

3、在本技术第一方面，提供了一种pwm信号重构方法，应用于交错pfc模块控制器中的可配置逻辑块中的逻辑单元，所述交错pfc模块控制器还包括脉冲调制模块，所述方法包括：

4、接收所述脉冲调制模块输出至对应功率支路上下管的两路pwm信号，获取所述两路pwm信号中的待重构pwm信号，其中，所述待重构pwm信号为未对上升沿进行延时处理的pwm信号；

5、对所述待重构pwm信号进行边沿检测；

6、若检测到上升沿，则在等待预设死区延时后，向对应的后级驱动电路输出高电平信号。

7、在一种可能的实现中，所述在等待预设死区延时后，向对应的后级驱动电路输出高电平信号，包括：

8、启动所述逻辑单元内置的计数器；

9、在所述计数器的计数值达到预设死区延时对应的计数值后，向对应的后级驱动电路输出高电平信号。

10、在一种可能的实现中，所述启动所述逻辑单元内置的计数器，包括：

11、若检测到上升沿，则控制有限状态机由等待上升沿状态切换为延时计数状态，触发执行所述启动所述逻辑单元内置的计数器的步骤；

12、所述在所述计数器的计数值达到预设死区延时对应的计数值后，向对应的后级驱动电路输出高电平信号，包括：

13、在所述计数器的计数值达到预设死区延时对应的计数值后，控制所述有限状态机由所述延时计数状态切换为输出高电平状态，触发执行所述向对应的后级驱动电路输出高电平信号的步骤。

14、在一种可能的实现中，在对所述待重构pwm信号进行边沿检测之后，所述方法还包括：

15、若检测到下降沿或稳态电平，则直接向对应的后级驱动电路输出所述待重构pwm信号。

16、在一种可能的实现中，所述若检测到下降沿或稳态电平，则直接向对应的后级驱动电路输出所述待重构pwm信号，包括：

17、若检测到下降沿或稳态电平，控制有限状态机由输出高电平状态切换为等待上升沿状态，触发执行对所述待重构pwm信号进行边沿检测的步骤。

18、在一种可能的实现中，所述对所述待重构pwm信号进行边沿检测，包括：

19、将所述待重构pwm信号与已存储的电平信号进行对比；

20、若对比结果表征电平信号由低电平跳转到高电平，则确定检测到上升沿，并将已存储的电平信号更新为高电平；

21、若对比结果表征电平信号由高电平跳转为低电平，则确定检测到下降沿，并将已存储的电平信号更新为低电平；

22、若对比结果表征电平信号不变，则确定检测到稳态电平，已存储的电平信号保持不变。

23、在本技术的第二方面，提供了一种交错pfc模块控制器，包括：脉冲调制模块和可配置逻辑块；

24、所述可配置逻辑块包括多个逻辑单元；

25、交错pfc模块的每条功率支路分别对应一个所述脉冲调制模块和一个所述逻辑单元；

26、所述脉冲调制模块用于以比较匹配点为同步基准进行移相，并输出对应功率支路上下管两路pwm信号，其中，两路pwm信号中至少一路为未对上升沿进行延时处理的待重构pwm信号；

27、所述逻辑单元获取所述脉冲调制模块输出的所述待重构pwm信号，对所述待重构pwm信号进行边沿检测，若检测到上升沿，则在等待预设死区延时后，向对应的后级驱动电路输出高电平信号，以驱动对应功率支路的功率开关管。

28、在一种可能的实现中，所述逻辑单元包括至少一个输入查找表，每个所述输入查找表对应一路所述待重构pwm信号；

29、所述输入查找表将所述待重构pwm信号与已存储的电平信号进行对比；若对比结果表征电平信号由低电平跳转到高电平，则确定检测到上升沿，并将已存储的电平信号更新为高电平；若对比结果表征电平信号由高电平跳转为低电平，则确定检测到下降沿，并将已存储的电平信号更新为低电平；若对比结果表征电平信号不变，则确定检测到稳态电平，已存储的电平信号保持不变。

30、在一种可能的实现中，所述逻辑单元还包括至少一个计数器和一个输出查找表，一路所述待重构pwm信号对应一个计数器和一个所述输出查找表；

31、所述输入查找表检测到上升沿后，启动对应的所述计数器，在所述计数器的计数值达到预设死区延时对应的计数值后，对应的所述输出查找表输出所述高电平信号经输出交叉开关接入所述脉冲调制模块原有输出通路，复用控制器引脚输出至后级驱动电路。

32、在一种可能的实现中，所述逻辑单元还包括至少一个有限状态机，一路所述待重构pwm信号对应一个所述有限状态机；

33、在所述输入查找表检测到上升沿后，对应的所述有限状态机由等待上升沿状态切换为延时计数状态，启动对应的所述计数器；

34、在所述计数器的计数值达到预设死区延时对应的计数值后，所述有限状态机由所述延时计数状态切换为输出高电平状态，对应的所述输出查找表将所述输出高电平状态转换为所述高电平信号；

35、在所述输出查找表将所述输出高电平状态转换为所述高电平信号后，所述有限状态机由所述输出高电平状态切换为等待上升沿状态。

36、在一种可能的实现中，所述输入查找表检测到下降沿或稳态电平后，所述逻辑单元输出所述待重构pwm信号经输出交叉开关接入所述脉冲调制模块原有输出通路，复用控制器引脚输出至后级驱动电路。

37、在本技术的第三方面，提供了一种交错pfc模块，包括：三条功率支路和上述所述的交错pfc模块控制器；

38、所述交错pfc模块控制器用于驱动三条功率支路的上下功率开关管。

39、本技术实施例提供的一种pwm信号重构方法，利用可配置逻辑块中的逻辑单元获取脉冲调制模块输出的未对上升沿进行延时处理的待重构pwm信号，并对待重构pwm信号进行边沿检测，若检测到上升沿，则在等待预设死区延时后，向对应的后级驱动电路输出高电平信号，同时保证重构后的pwm信号的高电平持续时长与待重构pwm 信号保持一致，可针对上下管独立引入上升沿延时，实现等效死区的灵活构建。这一过程将时序控制能力由脉冲调制模块内部资源扩展至可配置逻辑块，实现对驱动信号生成机制的解耦，实现上下管驱动信号上升沿精细化独立重构，有效解决在断续导通模式下因移相策略调整及硬件死区资源受限导致局部时段无有效死区保护的安全隐患。本方法无需改动脉冲调制模块原有移相控制逻辑，仅通过控制器内逻辑配置即可完成高精度、差异化硬件死区保护，令交错移相控制、dcm 多区间时序切换与死区时序调节三者相互解耦、协同工作，即便在复杂运行条件下，也能保障驱动信号时序完整，提升系统运行安全性与控制灵活度。