一种上下桥臂驱动分离电路以及半桥电路的制作方法

本发明涉及半桥驱动电路，尤其涉及一种上下桥臂驱动分离电路以及半桥电路。

背景技术：

1、buck转换器是目前结构最为简单、可靠性最高的非隔离降压拓扑之一。其功率级设计通常采用半桥电路结构。在市场上的常规方案中，半桥功率级及其驱动电路的结构如图1所示，主要由半桥驱动器和上下桥臂的功率开关管组成。根据系统的具体需求，可以选择是否在前级插入数字隔离器进行电气隔离。

2、在实现现有技术的过程中，发明人发现：

3、对于市场上的大多数半桥驱动器而言，通常将高低侧的两路驱动合封或集成在一个封装内。这种设计方式使得半桥驱动方案在解决pcb布线优化需求方面面临挑战。具体来说，如图2所示，驱动ic必须紧邻功率管进行放置。在电路板布局布线的阶段，半桥驱动ic的位置通常只能选择相对上下桥臂居中，或者靠近两桥臂中的一个。这样的布局导致驱动路径变长，进而使得驱动回路的直流阻抗升高，寄生电感和寄生电容增加，最终引起开关过程中的波形过冲、振荡现象，以及开关损耗的增加，从而影响整个电路的性能和效率。

技术实现思路

1、本发明的主要目的在于提供一种上下桥臂驱动分离电路以及半桥电路，从而克服现有技术中的不足。

2、为实现前述发明目的，本发明采用的技术方案包括：

3、本发明的第一个方面提供了一种上下桥臂驱动分离电路，包括：第一集成电路、第二集成电路，所述第一集成电路至少包括第一驱动电路，所述第二集成电路至少包括第二驱动电路、电平移位电路、第三驱动电路，

4、所述电平移位电路的输入端与所述第三驱动电路的输入端相连，且相连点为信号输入端；所述第三驱动电路的输出端连接至下桥臂，用于控制所述下桥臂的工作状态；所述电平移位电路的输出端与所述第二驱动电路的输入端连接，所述第二驱动电路的输出端与所述第一驱动电路的输入端连接，所述第一驱动电路的输出端连接至上桥臂，用于控制所述上桥臂的工作状态。

5、在一些较为具体的实施方案中，所述第一驱动电路包括第一晶体管、第二晶体管，所述第一晶体管的源极连接hb，所述hb为第一晶体管供电

6、所述第一晶体管的栅极与所述第二晶体管的栅极相连至第一连接点，所述第一连接点为第一驱动电路的输入端；所述第一晶体管的漏极与所述第二晶体管的漏极相连至第二连接点，所述第二连接点为第一驱动电路的输出端；所述第二晶体管的源极连接vs。

7、在一些较为具体的实施方案中，所述第二驱动电路包括第三晶体管、第四晶体管，所述第三晶体管的源极连接hb，所述第三晶体管的栅极与所述第四晶体管的栅极相连至第三连接点，所述第三连接点为第二驱动电路的输入端；所述第三晶体管的漏极与所述第四晶体管的漏极相连至第四连接点，所述第四连接点为第二驱动电路的输出端；所述第四晶体管的源极连接vs。

8、优选的，所述电平移位电路至少包括电平移位器，所述电平移位器的输入端连接至信号输入端，所述电平移位器的输出端连接至第三连接点。

9、在一些较为具体的实施方案中，所述第三驱动电路包括第五晶体管、第六晶体管，所述第五晶体管的源极连接vdd，所述第五晶体管的栅极与所述第六晶体管的栅极相连至第五连接点，所述第五连接点为第三驱动电路的输入端；所述第五晶体管的漏极与所述第六晶体管的漏极相连至第六连接点，所述第六连接点为第三驱动电路的输出端；所述第六晶体管的源极连接vss。

10、在一些较为具体的实施方案中，所述第一晶体管为第一pmos管、第二晶体管为第一nmos管；所述第三晶体管为第二pmos管、第四晶体管为第二nmos管；所述第五晶体管为第三pmos管、第六晶体管为第三nmos管。

11、在一些较为具体的实施方案中，所述第一晶体管、第二晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。所述第三晶体管、第四晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。所述第五晶体管、第六晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。

12、本发明的第二个方面提供了一种半桥电路，包括：上桥臂、下桥臂以及所述的上下桥臂驱动分离电路，其中，所述所述上桥臂、下桥臂分别与所述上下桥驱动分离电路连接。所述上桥臂为第七晶体管，所述下桥臂为第八晶体管。

13、与现有技术相比，本发明的优点至少包括：

14、本发明提供的一种上下桥臂驱动分离电路，第一集成电路可与上桥臂功率器件紧密相邻，第二集成电路可与下桥臂功率器件紧密相邻。通过优化pcb布局和缩短器件间的距离，最大限度地减小了开关电源拓扑的环路面积，并且将板端走线的直流电阻和杂散电感降至最低，并且能够在多个方面提升系统的性能和可靠性，包括提高效率、降低功率级器件承受的应力，以及改善系统的电磁干扰(emi)。

1.一种上下桥臂驱动分离电路，其特征在于，包括第一集成电路、第二集成电路，所述第一集成电路至少包括第一驱动电路，所述第二集成电路至少包括第二驱动电路、电平移位电路、第三驱动电路，

2.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第一驱动电路包括第一晶体管、第二晶体管，所述第一晶体管的源极连接hb，所述hb为第一晶体管供电，所述第一晶体管的栅极与所述第二晶体管的栅极相连至第一连接点，所述第一连接点为第一驱动电路的输入端；所述第一晶体管的漏极与所述第二晶体管的漏极相连至第二连接点，所述第二连接点为第一驱动电路的输出端；所述第二晶体管的源极接电源。

3.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第二驱动电路包括第三晶体管、第四晶体管，所述第三晶体管的源极连接hb，所述第三晶体管的栅极与所述第四晶体管的栅极相连至第三连接点，所述第三连接点为第二驱动电路的输入端；所述第三晶体管的漏极与所述第四晶体管的漏极相连至第四连接点，所述第四连接点为第二驱动电路的输出端；所述第四晶体管的源极接电源。

4.根据权利要求3所述的上下桥臂驱动分离电路，其特征在于，所述电平移位电路至少包括电平移位器，所述电平移位器的输入端连接至信号输入端，所述电平移位器的输出端连接至第三连接点。

5.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第三驱动电路包括第五晶体管、第六晶体管，所述第五晶体管的源极接电源，所述第五晶体管的栅极与所述第六晶体管的栅极相连至第五连接点，所述第五连接点为第三驱动电路的输入端；所述第五晶体管的漏极与第六晶体管的漏极相连至第六连接点，所述第六连接点为第三驱动电路的输出端；所述第六晶体管的源极接地。

6.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第一晶体管为第一pmos管、第二晶体管为第一nmos管；

7.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第一晶体管、第二晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。

8.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第三晶体管、第四晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。

9.根据权利要求1所述的上下桥臂驱动分离电路，其特征在于，所述第五晶体管、第六晶体管在导通状态时，工作在线性区，在关闭状态时，工作在截止区。

10.一种半桥电路，其特征在于，包括：上桥臂、下桥臂以及权利要求1-7所述的上下桥臂驱动分离电路，其中，所述所述上桥臂、下桥臂分别与所述上下桥驱动分离电路连接。