通信方法和通信装置与流程
本技术涉及通信领域,并且更具体地,涉及通信方法和通信装置。
背景技术:
1、信道编码是无线通信领域的核心技术之一。信道编码的完整过程包括:添加循环冗余校验码、码块分割、纠错编码、速率适配、码块连接、数据交织、数据加扰等。其中,纠错编码是十分关键的部分。纠错编码的目的,是通过尽可能小的冗余开销确保接收端设备能自动地纠正数据传输中所发生的差错。在同样的误码率下,冗余开销越小,编码的效率也就越高。
2、低密度奇偶校验(low-density parity check,ldpc)码是应用最为成熟和广泛的编码方案之一。ldpc码是一种非常接近香农线的信道编码方案,具有性能好,复杂度低等特点。ldpc码已经被第三代合作伙伴项目(the 3rd generation partnership project,3gpp)采纳为数据信道编码的方案。
3、目前,ldpc码支持的校验方程的种类较多,导致译码器复杂,不利于译码。
技术实现思路
1、本技术的实施例提供了通信方法和通信装置,以期降低译码器复杂度,提高译码性能。
2、第一方面,本技术的实施例提供了一种通信方法,该方法可以由第一通信装置执行,在并不特殊说明的情况下,本技术中的“第一通信装置”既可以指通信设备(例如,网络设备,终端设备,编码设备等),也可以是用于该通信设备的组件(例如,处理器、芯片、或芯片系统等),或者也可以是能实现全部或部分通信设备功能的逻辑模块或软件。用于通信设备的组件可以是通信设备中的组件,或者,也可以独立于通信设备且与该通信设备耦合。
3、所述方法包括:获取ldpc码字,其中,所述ldpc码字用于重传,所述重传的起始点为多个起始点中的一个,所述重传的起始点和所述多个起始点中相邻于所述重传的起始点的起始点之间的列的列号与k之差为第一行集合中的行的行号,所述第一行集合包括至少一个分裂组,一个所述分裂组对应于一个第一行,不同的所述分裂组对应于不同的所述第一行,所述分裂组包括与所述分裂组对应的所述第一行对应的全部第二行,所述第一行对应于第一列集合,所述第一列集合包括所述第一行的前nc个元素中的非零元素所在的列,所述第二行对应于第二列集合,所述第二列集合包括所述第二行的前nc个元素中的非零元素所在的列,所述第二列集合包含于第一列集合,k为ldpc校验矩阵的信息列的数量,nc为所述ldpc校验矩阵的信息列和核心校验列的数量之和;发送所述ldpc码字。
4、对于分裂ldpc码,在进行低码率拓展时,引入了行与行之间的分裂关系,若新增加的行与之前的行存在相关性,则可以使用新增加的行与其存在相关性的行消元,并使用消元完成之后的矩阵进行编码或译码。不同的行可以与相同的行具备分裂关系。由于存在该特性,当初传与重传在校验方程上并不连续时,有可能会导致产生更多的校验方程,如以提升值为1为例,基图的第5行由第2行分裂而来,第9行由第2行分裂而来,若初传传输了第1行至第4行对应的列,重传从第9行对应的列开始传输,在此情况下,会在没有使用第5行对第2行进行消元的基础上,使用第9行对第2行进行消元,相比于第2行、第5行和第9行按照顺序发送,会多产生一种校验方程,使得译码器的设计复杂。在上述方法中,通过将至少一个分裂组对应的列设置在两个相邻的起始点之间,可以保证至少一个分裂组中的行按照顺序发送,从而减少校验方程的产生,从而有助于降低译码器复杂度,进而有助于提高译码性能。
5、结合第一方面,在一些实现方式中,所述至少一个分裂组为全部分裂组。
6、基于上述实现方式,可以保证全部的第二行按照顺序发送,有助于减少产生的校验方程的数量,有助于进一步降低译码器实现和控制的复杂度。
7、结合第一方面或其任一实现方式,在另一些实现方式中,所述多个起始点中除前两个起始点以外的任意相邻的两个起始点对应的行集合包括至少一个分裂组。
8、基于上述实现方式,有助于降低一次重传的码字的长度。
9、结合第一方面或其任一实现方式,在另一些实现方式中,所述第一行集合还包括至少一个第三行,所述第三行与所述ldpc校验矩阵的其他行不相关。
10、基于上述实现方式,一方面可以避免两个相邻起始点距离太短,另一方面可以使得校验矩阵的行重设计更灵活。
11、结合第一方面或其任一实现方式,在另一些实现方式中,所述至少一个分裂组中的第一分裂组包括多个所述第二行,所述至少一个第三行中的部分或全部位于多个所述第二行之间;和/或,所述第一行集合包括多个所述分裂组,所述至少一个第三行中的部分或全部位于多个所述分裂组之间。
12、基于上述实现方式,校验矩阵设计(如行重分布)更灵活。
13、结合第一方面或其任一实现方式,在另一些实现方式中,所述第一行集合包括多个所述分裂组,不同的所述分裂组的行穿插分布。
14、基于上述实现方式,校验矩阵设计(如行重分布)更灵活。
15、第二方面,本技术的实施例提供一种通信方法,该方法可以由第二通信装置执行,在并不特殊说明的情况下,本技术中的“第二通信装置”既可以指通信设备(例如,网络设备,终端,译码设备等),也可以是用于该通信设备的组件(例如,处理器、芯片、或芯片系统等),或者也可以是能实现全部或部分通信设备功能的逻辑模块或软件。用于通信设备的组件可以是通信设备中的组件,或者,也可以独立于通信设备且与该通信设备耦合。
16、所述方法包括:获取重传的ldpc码字,其中,用于重传所述ldpc码字的起始点为多个起始点中的一个,用于重传所述ldpc码字的起始点和所述多个起始点中相邻于用于重传所述ldpc码字的起始点的起始点之间的列的列号与k之差为第一行集合中的行的行号,所述第一行集合包括至少一个分裂组,一个所述分裂组对应于一个第一行,不同的所述分裂组对应于不同的所述第一行,所述分裂组包括与所述分裂组对应的所述第一行对应的全部第二行,所述第一行对应于第一列集合,所述第一列集合包括所述第一行的前nc个元素中的非零元素所在的列,所述第二行对应于第二列集合,所述第二列集合包括所述第二行的前nc个元素中的非零元素所在的列,所述第二列集合包含于第一列集合,k为ldpc校验矩阵的信息列的数量,nc为所述ldpc校验矩阵的信息列和核心校验列的数量之和;根据所述ldpc码字进行译码。
17、在上述方法中,通过将至少一个分裂组对应的列设置在两个相邻的起始点之间,可以保证至少一个分裂组中的行按照顺序发送,从而减少的校验方程的产生,从而有助于降低译码器复杂度,进而有助于提高译码性能。
18、结合第二方面,在一些实现方式中,所述至少一个分裂组为全部分裂组。
19、基于上述实现方式,可以保证全部的第二行按照顺序发送,有助于减少产生的校验方程的数量,有助于进一步降低译码器实现和控制的复杂度。
20、结合第二方面或其任一实现方式,在另一些实现方式中,所述多个起始点中除前两个起始点以外的任意相邻的两个起始点对应的行集合包括至少一个分裂组。
21、基于上述实现方式,有助于降低一次重传的码字的长度。
22、结合第二方面或其任一实现方式,在另一些实现方式中,所述第一行集合还包括至少一个第三行,所述第三行与所述ldpc校验矩阵的其他行不相关。
23、基于上述实现方式,一方面可以避免两个相邻起始点距离太短,另一方面可以使得校验矩阵的行重设计更灵活。
24、结合第二方面或其任一实现方式,在另一些实现方式中,所述至少一个分裂组中的第一分裂组包括多个所述第二行,所述至少一个第三行中的部分或全部位于多个所述第二行之间;和/或,所述第一行集合包括多个所述分裂组,所述至少一个第三行中的部分或全部位于多个所述分裂组之间。
25、基于上述实现方式,校验矩阵设计(如行重分布)更灵活。
26、结合第二方面或其任一实现方式,在另一些实现方式中,所述第一行集合包括多个所述分裂组,不同的所述分裂组的行穿插分布。
27、基于上述实现方式,校验矩阵设计(如行重分布)更灵活。
28、第三方面,本技术的实施例提供了一种通信装置,该通信装置具备实现上述任意一方面或其任意一种实现方式所述的方法的功能,比如,该通信装置包括执行上述任意一方面或其任意一种实现方式所述的方法涉及操作所对应的模块或单元或手段(means),该模块或单元或手段具体可以通过软件实现,或者通过硬件实现,也可以通过软件结合硬件的方式实现。
29、第四方面,本技术的实施例提供了一种通信装置,该通信装置包括接口电路和一个或多个处理器。该一个或多个处理器与存储器耦合。该存储器用于存储实现上述任意一方面或其任意一种实现方式所述的方法涉及的功能的必要计算机程序、代码或指令的部分或全部。该一个或多个处理器可执行该计算机程序、代码或指令,当该计算机程序、代码或指令被执行时,使得该通信装置实现上述任意一方面或其任意一种实现方式所述的方法。该接口电路用于实现该通信装置内的通信功能和/或该通信装置与其他装置或组件的通信功能。
30、在一种可能的设计中,该处理器用于通过该接口电路与其它装置或组件通信。
31、在一种可能的设计中,该通信装置还可以包括该存储器。
32、上述通信装置可以是终端,或终端中的通信模组,或终端中负责通信功能的芯片如modem芯片或包含modem模块的soc或sip芯片。
33、上述通信装置还可以是网络设备、网络设备中的模块(例如电路,芯片或芯片系统等)、或者能实现全部或部分网络设备的逻辑节点、逻辑模块或软件。
34、第五方面,本技术的实施例提供了一种通信系统,包括上文所述的第一通信装置或第二通信装置中的至少一个。
35、第六方面,本技术的实施例提供了一种计算机可读存储介质,该计算机存储介质中存储有计算机可读指令、程序或代码,当计算机读取并执行该计算机可读指令、程序或代码时,使得计算机执行上述任意一方面或其任意一种实现方式中的方法。
36、第七方面,本技术的实施例提供了一种计算机程序产品,当计算机读取并执行该计算机程序产品时,使得计算机执行上述任意一方面或其任意一种实现方式中的方法。
37、第八方面,本技术的实施例提供了一种计算机程序,当其在计算机上运行时,使得上述任意一方面或任意一种实现方式提供的方法被执行。
38、第九方面,本技术的实施例提供了一种芯片或芯片系统,包括接口电路和一个或多个处理器。该一个或多个处理器与存储器耦合。该存储器用于存储实现上述任意一方面或其任意一种实现方式所述的方法涉及的功能的必要计算机程序、代码或指令的部分或全部。该一个或多个处理器可执行该计算机程序、代码或指令,当该计算机程序、代码或指令被执行时,使得该通信装置实现上述任意一方面或其任意一种实现方式所述的方法。该接口电路用于实现该通信装置内的通信功能和/或该通信装置与其他装置或组件的通信功能。
39、在一种可能的设计中,该处理器用于通过该接口电路与其它装置或组件通信。
40、在一种可能的设计中,该芯片或芯片系统还可以包括该存储器。
版权声明:本站专利文献数据主要来源于国家知识产权局等公开渠道,由 技术新讯 进行整理汇编。页面设计及数据汇编的著作权归本站所有。全部内容仅供个人学习、科研评估与技术交流参考,严禁用于任何商业用途(包括但不限于直接生产制造、技术转让、倒卖数据等)。
免责条款:专利技术具有时效性,本站不对资料的绝对准确性、完整性和可实施性提供任何明示或暗示的担保。因参考本站内容造成的直接或间接损失,本站不承担相关法律责任。若您认为本站内容有侵权问题,请及时提供权属证明与我们联系,本站将在核实后依法处理。反馈意见:yyfuon@163.com