一种基于快速跳频与动态同步机制的无线通信系统的制作方法

本发明涉及无线通信，具体为一种基于快速跳频与动态同步机制的无线通信系统。

背景技术：

1、跳频技术是扩频通信的重要分支，通过使通信载波频率在较宽频带内按伪随机序列快速跳变，可以有效对抗窄带干扰与频率选择性衰落，显著提升通信的可靠性和安全性。但传统的跳频技术仍面临以下挑战：

2、1. 跳速限制：常规中跳无线电台的跳速通常小于500hop/s，抗干扰能力有限；

3、2. 帧结构效率：常规跳频系统帧结构设计对高速跳变环境下数据、同步、控制信息的承载与协调效率不足，勤务帧占比超20%， 影响有效带宽利用和系统的响应速度；

4、3. 同步脆弱性：传统同步方法在复杂电磁环境下易失效，重建链路耗时大于500ms，影响实时通信。

技术实现思路

1、本发明要解决的技术问题是克服现有的缺陷，提供一种基于快速跳频与动态同步机制的无线通信系统，可以有效解决背景技术中的问题。

2、为了实现上述目的，本发明公开了一种基于快速跳频与动态同步机制的无线通信系统，采用的技术方案是，包括arm处理器，arm处理器连接fpga芯片和dsp芯片，dsp芯片还连接有音频模数转换器，音频模数转换器连接有语音编解码芯片和音频接口，语音编解码芯片与dsp芯片相连，arm处理器连接终端，fpga芯片连接雷达数模转换器和雷达模数转换器后连接射频收发信机，所述fpga芯片和dsp芯片电性相连；所述fpga芯片还电连接有双锁相环频率合成电路；arm实现系统级的数据综合与调度，dsp实现进一步的跳频数据控制并参与调制解调与纠错编码，fpga则进行基本的时序控制，实现跳频序列的实时控制和射频频率的合成与切换；

3、dsp芯片向音频模数转换器和语音编解码芯片发送的帧数据所采用的帧结构包括同步时隙和多组数传时隙，其中，同步时隙70跳，每组数传时隙18跳。用于维护跳频网络的同步机制，实现跳频捕获及跟踪。

4、作为本发明的一种优选技术方案，所述双锁相环频率合成电路包括晶体振荡器，fpga芯片连接有第一鉴相器和第二鉴相器，第一鉴相器和第二鉴相器均与晶体振荡器相连，第一鉴相器连接有第一低通滤波器和d/a转换器，第一低通滤波器和d/a转换器连接有第一电压控制振荡器，第一电压控制振荡器产生一本振；第二鉴相器连接有第二低通滤波器，第二低通滤波器连接有第二电压控制振荡器，第二电压控制振荡器产生二本振。环路锁定时间小于130µs，可以迅速切换频率，实现500hop/s的高速跳频。

5、作为本发明的一种优选技术方案，所述同步时隙包括5*7跳的相关序列字段、5跳帧同步字段、2*5跳组网字段、2*5跳todl字段、10跳保留字段。

6、作为本发明的一种优选技术方案，所述相关序列为单跳时隙结构，其包括60μs换频时间、30μs功率建立时间、30μsagc调整时间、1800μsm序列时间、60μs多径保护时间、10μs功率下降时间和10μs保护时间。

7、作为本发明的一种优选技术方案，所述数传时隙包括1跳保护跳，15跳数据跳和2跳保护跳。

8、作为本发明的一种优选技术方案，每跳的符号速率为32k，每跳64个符号，5个符号的换频时间为156.25μs，59个符号的数据时间为1843.75μs。

9、作为本发明的一种优选技术方案，所述fpga芯片通过射频收发信机发出的同步发送时序包括发送第一节拍和发送第二节拍，其中发送第一节拍为将walsh序列中每个频率重复2次，再将整体重复8次，形成7*2*8跳，形成一个同步扫频单元，再将同步扫频单元重复2次；发送第二节拍为walsh序列和同步信息序列，其中walsh序列为7*1跳，同步信息序列为7*3跳，共7*4跳。其中同步信息序列中包括tod信息。

10、作为本发明的一种优选技术方案，所述fpga芯片通过射频收发信机执行的同步搜索时序包括搜索第一节拍和搜索第二节拍，搜索第一节拍为每个频率2跳，重复8次，逐一搜索；搜索第二节拍与搜索第一节拍一致。

11、作为本发明的一种优选技术方案，所述fpga芯片通过射频收发信机执行的同步接收时序包括接收第一节拍和接收第二节拍，接收第一节拍中，发射端为walsh序列中每个频率重复2次，再将整体重复8次，形成7*2*8跳；接收端为walsh序列中每个频率先重复2次，再重复8次，每个频率逐一进行；接收第二节拍中，发射端和接收端均为walsh序列和同步信息序列形成的7*1+7*3跳。

12、与现有技术相比，本发明的有益效果是：本发明通过将arm处理器、fpga芯片、dsp芯片两两直接相连，能够进行更高效的数据交互，使控制与运算更加协调，射频灵活性更高，配合同步时隙与数传时隙组成的帧结构，能够维护跳频网络的同步机制，实现跳频捕获及跟踪，通过使用双锁相环频率合成电路，环路锁定时间小于130µs，可以迅速切换频率，实现500hop/s的高速跳频，从而提高了抗干扰能力、和系统的响应速度；将勤务帧占比压缩到了10%以内，相应的同样带宽下可以传递更多数据，提高了有效带宽利用率。

13、进一步的，搜索时序通过对每个频率逐一搜索，并且搜索时采用16倍慢跳额方式进行，大幅缩短了同步用时，进一步的，通过延长驻留时间，提升了弱信号捕捉能力，保障同步可靠性，间接提升了整体通信性能。

1.一种基于快速跳频与动态同步机制的无线通信系统，包括arm处理器（1），arm处理器（1）连接fpga芯片（2）和dsp芯片（3），dsp芯片（3）还连接有音频模数转换器（4），音频模数转换器（4）连接有语音编解码芯片（5）和音频接口（8），语音编解码芯片（5）与dsp芯片（3）相连，arm处理器（1）连接终端（9），fpga芯片（2）连接雷达数模转换器（6）和雷达模数转换器（7）后连接射频收发信机（10），其特征在于：所述fpga芯片（2）和dsp芯片（3）电性相连；所述fpga芯片（2）还电连接有双锁相环频率合成电路；

2.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述双锁相环频率合成电路包括晶体振荡器（13），fpga芯片（2）连接有第一鉴相器（11）和第二鉴相器（12），第一鉴相器（11）和第二鉴相器（12）均与晶体振荡器（13）相连，第一鉴相器（11）连接有第一低通滤波器（14）和d/a转换器（15），第一低通滤波器（14）和d/a转换器（15）连接有第一电压控制振荡器（16），第一电压控制振荡器（16）产生一本振；第二鉴相器（12）连接有第二低通滤波器（17），第二低通滤波器（17）连接有第二电压控制振荡器（18），第二电压控制振荡器（18）产生二本振。

3.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述同步时隙包括5*7跳的相关序列字段、5跳帧同步字段、2*5跳组网字段、2*5跳todl字段、10跳保留字段。

4.根据权利要求3所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述相关序列为单跳时隙结构，其包括60μs换频时间、30μs功率建立时间、30μsagc调整时间、1800μsm序列时间、60μs多径保护时间、10μs功率下降时间和10μs保护时间。

5.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述数传时隙包括1跳保护跳，15跳数据跳和2跳保护跳。

6.根据权利要求1-5中任一项所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：每跳驻留时间为2ms，跳频速度500hop/s。

7.根据权利要求6所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：每跳的符号速率为32k，每跳64个符号，5个符号的换频时间为156.25μs，59个符号的数据时间为1843.75μs。

8.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述fpga芯片（2）通过射频收发信机（10）发出的同步发送时序包括发送第一节拍和发送第二节拍，其中发送第一节拍为将walsh序列中每个频率重复2次，再将整体重复8次，形成7*2*8跳，形成一个同步扫频单元，再将同步扫频单元重复2次；发送第二节拍为walsh序列和同步信息序列，其中walsh序列为7*1跳，同步信息序列为7*3跳，共7*4跳；其中同步信息序列中包括tod信息。

9.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述fpga芯片（2）通过射频收发信机（10）执行的同步搜索时序包括搜索第一节拍和搜索第二节拍，搜索第一节拍为每个频率2跳，重复8次，逐一搜索；搜索第二节拍与搜索第一节拍一致。

10.根据权利要求1所述的基于快速跳频与动态同步机制的无线通信系统，其特征在于：所述fpga芯片（2）通过射频收发信机（10）执行的同步接收时序包括接收第一节拍和接收第二节拍，接收第一节拍中，发射端为walsh序列中每个频率重复2次，再将整体重复8次，形成7*2*8跳；接收端为walsh序列中每个频率先重复2次，再重复8次，每个频率逐一进行；接收第二节拍中，发射端和接收端均为walsh序列和同步信息序列形成的7*1+7*3跳。