信息处理方法和装置与流程

本技术实施例涉及通信领域，特别涉及通信领域中的信息处理方法和装置。

背景技术：

1、在极化码编码中，当净荷比特的数量较多时，编码装置可以对净荷比特进行均匀分段。例如，当净荷比特的数量大于或等于1013，或者，净荷比特的数量大于或等于360、且总编码比特的数量大于或等于1088时，编码装置可以对净荷比特进行均匀分段，如平均分成2段。

2、编码装置对净荷比特分段后，可以对添加了循环冗余校验(cyclic redundancycheck，crc)比特的各个码块(code block，cb)进行极化编码，并将编码后的码块直接级联，输出级联后的码字。然而，在上述处理方式下，极化码性能较差。

技术实现思路

1、本技术提供信息处理方法和装置，以期提升极化码性能。

2、第一方面，本技术提供了一种信息处理方法，该方法可以由编码装置来执行。该编码装置例如可以是通信设备，如终端、无线接入网设备等，或者，也可以是配置在通信设备中用于实现编码功能的部件，如芯片、芯片系统等，或者，还可以是能够实现全部或部分通信设备功能的逻辑模块或软件，本技术对此不作限定。

3、示例性地，该方法包括：对信息比特进行分段，得到c个第一分段，该c个第一分段中至少两个第一分段的长度不同，c为大于或等于2的整数；对c个待编码的码块进行极化编码，得到c个编码码块，该c个待编码的码块是基于上述c个第一分段得到的；对上述c个编码码块进行级联，得到并输出级联后的码字，该级联后的码字是基于上述c个编码码块异或得到的。

4、其中，上述c个编码码块的长度/大小例如可以是相同的，或者说，编码装置可以将总编码比特平均分成c段，从而便于编码装置对上述c个编码码块执行异或操作。

5、上述级联后的码字是基于上述c个编码码块异或得到的，可以理解为，在进行异或操作时，考虑了对这c个编码码块进行译码时的操作，但是异或操作后的结果并不一定包含所有的编码码块。

6、在上述方案中，对信息比特进行非均匀分段，也即，上述c个第一分段中至少两个第一分段的长度不同，可以使得每段之间包含的信息比特数量更符合信道极化后的比特信道容量。例如，通过非均匀分段，一些分段包含的信息比特数量较少，其对应的比特信道容量较低，另一些分段包含的信息比特数量较多，其对应的比特信道容量较高，如此一来，各个分段包含的信息比特数量更符合极化之后的比特信道容量。

7、可选地，上述信息比特包括净荷比特，或，上述信息比特包括净荷比特和crc比特。

8、上述crc比特例如可以是指传输块(transmission block，tb)crc比特。

9、一种可能的情况是，上述信息比特包括净荷比特，或者说，上述信息比特不包含crc比特；另一种可能的情况是，上述信息比特包括净荷比特和crc比特。通过添加tb crc比特，有利于提高检错能力，也有利于提升纠错性能。

10、可选地，上述c个第一分段中至少两个第一分段的长度不同，包括：

11、当c＝2时，两个第一分段的长度不同。也就是说，编码装置可以将信息比特分成两个长度不同的第一分段。

12、当c＝3时，三个第一分段中各个第一分段的长度不同，或，该三个第一分段中其中两个第一分段的长度相同，但两个第一分段中每个第一分段和另外一个第一分段的长度不同。也就是说，编码装置可以将信息比特分成三个第一分段，如a1、a2和a3，一种实现是，a1、a2和a3的长度各不相同；另一种实现是，a1和a2的长度相同，但a1/a2和a3的长度不同。

13、当c＝4时，四个第一分段中其中两个第一分段的长度相同，但与其余两个第一分段的长度不同。也就是说，编码装置可以将信息比特分成四个第一分段，如a1、a2、a3和a4，一种实现是，a1和a2的长度相同，a3和a4的长度相同，但a1和a3的长度不同。

14、需要说明的是，上述a1、a2、a3或a4仅仅是为了区分各个第一分段，并不限定各个第一分段的顺序。

15、可选地，上述c个待编码的码块是对上述c个第一分段中至少一个第一分段添加crc比特得到的。一种可能的实现是，上述c个待编码的码块是对上述c个第一分段中的每个第一分段添加crc比特得到的。上述对第一分段添加的crc例如可以是指cb crc比特。通过对上述c个第一分段中的每个第一分段添加crc比特，有利于提高检错能力，也有利于提升纠错性能。

16、上述c个待编码的码块是对上述c个第一分段中至少一个第一分段添加crc比特得到的，另一种可能的实现是，上述c个待编码的码块是对上述c个第一分段中的一个第一分段添加crc比特得到的。上述对第一分段添加的crc例如可以是指cb crc比特。

17、通过对上述c个第一分段中的一个第一分段添加crc比特，有利于减少信令开销。另外，对于译码装置来说，上述c个第一分段与c个第二分段对应，在一种可能的实现中，译码装置可以基于上述crc比特对上述c个第二分段进行crc校验，也就是说，上述c个第一分段共享一段crc比特，这样，在减少信令开销的同时，还有利于保障检错和纠错性能。

18、需要说明的是，在本技术中，上述c个第一分段共享一段crc比特，可以理解为，对于编码装置来说，这c个第一分段中一个第一分段添加crc比特，对于译码装置来说，这c个第一分段对应c个第二分段，译码装置可以基于上述一段crc比特，对上述c个第二分段中的各个第二分段进行crc校验。

19、应理解，上述实现方式仅为示例，不应对本技术构成任何限定。例如，如果上述c个第一分段中一个第一分段添加crc比特，则译码装置也可以仅对包括crc比特的第二分段进行crc校验，或者说，译码装置可以不对不包括crc比特的第二分段进行crc校验。

20、结合第一方面，在第一方面的某些可能的实现方式中，在上述c个待编码的码块是对上述c个第一分段中的每个第一分段添加crc比特得到的情况下，上述c个第一分段中每个第一分段添加的crc比特的数量是根据第一分段的长度确定的。

21、示例性地，当第一分段的长度小于或等于11时，该第一分段添加的crc比特的数量为0；当第一分段的长度大于或等于12，且小于或等于19时，该第一分段添加的crc比特的数量为6；当第一分段的长度大于或等于20，且小于或等于256时，该第一分段添加的crc比特的数量为11；当第一分段的长度大于或等于256时，该第一分段添加的crc比特的数量为24等等，上述示例仅为示意，不应对本技术构成任何限定。也就是说，长度越长的第一分段，添加的crc比特的数量可以越多。可以理解，第一分段的长度越长，包含的信息比特的数量越多，出现错误的概率越大，通过添加更多的crc比特，有利于提高错误检测的能力、提高译码的准确性，提升纠错能力。

22、结合第一方面，在第一方面的某些可能的实现方式中，上述c个待编码的码块是对上述c个第一分段中的一个第一分段添加crc比特得到的，包括：上述c个待编码的码块是对上述c个第一分段中长度最长的一个第一分段添加crc比特得到的。

23、可以理解，第一分段的长度越长，包含的信息比特的数量越多，出现错误的概率越大，通过对长度最长的一个第一分段添加crc比特，有利于提高错误检测的能力、提高译码的准确性，提升纠错能力。

24、可选地，上述级联后的码字是基于上述c个编码码块异或得到的，包括：

25、当c＝2时，级联后的码字是或，其中，c1和c2是编码码块。表示异或操作。

26、当c＝3，且速率匹配方式为打孔时，级联后的码字是或，[c1，c2，当c＝3，且速率匹配方式为缩短时，级联后的码字是或，其中，c1、c2以及c3是编码码块。也就是说，当c＝3时，级联后的码字和速率匹配方式相关。

27、当c＝4时，级联后的码字是或，其中，c1、c2、c3以及c4是编码码块。

28、可选地，上述级联后的码字可以是基于生成矩阵得到的，也可以是基于对c个编码码块逐比特位异或得到的。例如，在上述级联后的码字是基于生成矩阵得到的情况下，当c＝2，生成矩阵为时，级联后的码字是当生成矩阵为时，级联后的码字是上述生成矩阵仅为示例，编码装置还可以对上述生成矩阵进行行变换和/或列变换，基于变换后的矩阵得到级联后的码字，本技术对此不作限定。另外，当c＝3，c＝4时，对应的生成矩阵可以是基于c＝2时的生成矩阵进行克罗内克乘积得到的，此处不再详述c＝3以及c＝4时的生成矩阵。

29、结合第一方面，在第一方面的某些可能的实现方式中，c的取值是根据上述信息比特的数量确定的，或者，c的取值是根据上述信息比特的数量和总编码比特的数量确定的。通过根据信息比特的数量来确定将信息比特分成多少段，有利于获得更好的纠错性能。

30、在一种可能的实现中，若信息比特的数量大于或等于m*k，则c＝k+1，其中，m是预定义/配置的；或者，若信息比特的数量大于或等于a*k，且总编码比特的数量大于或等于b*k，则c＝k+1，其中，a、b是预定义/配置的。

31、例如，a＝360，b＝1088。通过给定分段数c后，可以得到不同信息比特数在不同码率下(不同码率下也就对应了不同的总编码比特数)的性能曲线，通过比较不同分段数c对应的性能曲线，可以得到信息比特数在什么范围内，且总编码比特在什么范围内，分成多少段的性能更好。例如，当a大于或等于360并且b大于或等于1088的时候，分2段的纠错性能(如误码率(block error rate，bler))更好，因此可以设置信息比特数的门限为360，总编码比特数的门限为1088。对于更多分段，可以在已有门限基础上乘以相应的倍数，得到更多段数对应的门限。

32、结合第一方面，在第一方面的某些可能的实现方式中，上述c个第一分段的比例是根据码率确定的。

33、第二方面，本技术提供了一种信息处理方法，该方法可以由译码装置来执行，该译码装置例如可以是通信设备，如终端设备、无线接入网设备等，或者，也可以是配置在通信设备中用于实现编码功能的部件，如芯片、芯片系统等，或者，还可以是能够实现全部或部分通信设备功能的逻辑模块或软件，本技术对此不作限定。

34、示例性地，该方法包括：输入待译码序列；对该待译码序列进行译码，得到译码后的比特序列，该译码后的比特序列包括c个第二分段，该c个第二分段中每个第二分段包括一个第一分段，c个第一分段是对信息比特进行分段得到的，该c个第一分段中至少两个第一分段的长度不同。

35、其中，上述c个第二分段中每个第二分段中包括部分信息比特。应理解，这部分信息比特可以是正确的信息比特和/或错误的信息比特，本技术对此不作限定。

36、在上述方案中，译码装置在进行译码时可以将待译码序列作为一个长码来译码，无需分成短码来译码，从而有利于获得长码增益，提升极化码性能。

37、可选地，上述信息比特包括净荷比特，或，上述信息比特包括净荷比特和crc比特。

38、结合第二方面，在第二方面的某些可能的实现方式中，当c＝2时，两个第一分段的长度不同。

39、结合第二方面，在第二方面的某些可能的实现方式中，当c＝3时，三个第一分段中各个第一分段的长度不同，或，上述三个第一分段中其中两个第一分段的长度相同，但上述两个第一分段中每个第一分段和另外一个第一分段的长度不同。

40、结合第二方面，在第二方面的某些可能的实现方式中，当c＝4时，四个第一分段中其中两个第一分段的长度相同，但与其余两个第一分段的长度不同。

41、结合第二方面，在第二方面的某些可能的实现方式中，上述c个第二分段中至少一个第二分段包括crc比特；以及，上述方法还包括：对上述c个第二分段中至少一个第二分段进行crc校验。

42、结合第二方面，在第二方面的某些可能的实现方式中，c个第二分段中至少一个第二分段包括crc比特，包括：上述c个第二分段中的每个第二分段包括crc比特；或，上述c个第二分段中的一个第二分段包括crc比特。

43、结合第二方面，在第二方面的某些可能的实现方式中，在上述c个第二分段中的每个第二分段包括crc比特的情况下，上述c个第二分段中每个第二分段包括的crc比特的数量是根据第二分段对应的第一分段的长度确定的。

44、结合第二方面，在第二方面的某些可能的实现方式中，上述c个第二分段中的一个第二分段包括crc比特，包括：上述c个第二分段中信息比特数量最多的第二分段包括crc比特。

45、结合第二方面，在第二方面的某些可能的实现方式中，c的取值是根据信息比特的数量确定的，或者，c的取值是根据信息比特的数量和总编码比特的数量确定的。

46、结合第二方面，在第二方面的某些可能的实现方式中，若信息比特的数量大于或等于m*k，则c＝k+1，其中，m是预定义/配置的；或者，若信息比特的数量大于或等于a*k，且总编码比特的数量大于或等于b*k，则c＝k+1，其中，a、b是预定义/配置的。

47、结合第二方面，在第二方面的某些可能的实现方式中，上述c个第一分段的比例是根据码率确定的。

48、应当理解的是，本技术的第二方面与本技术的第一方面的技术方案相对应，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。

49、第三方面，本技术提供了一种信息处理装置，使得第一方面至第二方面以及第一方面至第二方面任一种可能实现方式中所述的方法被实现。该装置包括用于执行上述方法的相应的单元。该装置包括的单元可以通过软件和/或硬件方式实现。

50、第四方面，本技术提供了一种信息处理装置，该装置包括处理器。该处理器可用于执行存储器中的计算机程序，使得第一方面至第二方面以及第一方面至第二方面任一种可能实现方式中所述的方法被实现。

51、可选地，该装置还包括通信接口，处理器与通信接口耦合。所述通信接口用于接收来自所述装置之外的其它通信装置的信号并传输至所述处理器，或将来自所述处理器的信号发送给所述装置之外的其它通信装置，示例性地，通信接口可以是收发器、电路、总线、模块或其它类型的通信接口。

52、可选地，该装置还包括存储器，处理器与存储器耦合。所述存储器用于保存程序指令和数据。

53、第五方面，本技术提供了一种计算机可读存储介质，该计算机存储介质中存储有计算机程序(也可以称为代码，或指令)，当所述计算机程序被计算机执行时，使得上述第一方面至第二方面以及第一方面至第二方面任一种可能实现方式中的方法被执行。

54、第六方面，本技术提供了一种计算机程序产品，所述计算机程序产品包括：计算机程序(也可以称为代码，或指令)，当所述计算机程序被运行时，使得上述第一方面至第二方面以及第一方面至第二方面任一种可能实现方式中的方法被执行。

55、第七方面，本技术提供了一种芯片系统，该芯片系统包括至少一个处理器，用于支持实现上述第一方面至第二方面以及第一方面至第二方面任一种可能的实现方式中所涉及的功能，例如，接收或处理上述方法中所涉及的数据等。

56、在一种可能的设计中，所述芯片系统还包括存储器，所述存储器用于保存程序指令和数据，存储器位于处理器之内或处理器之外。

57、该芯片系统可以由芯片构成，也可以包含芯片和其他分立器件。

58、应当理解的是，本技术的第三方面至第七方面与本技术的第一方面和第二方面的技术方案相对应，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。