一种具有可靠性终端的功率MOSFET结构的制造工艺的制作方法

本发明涉及半导体，特别涉及一种具有可靠性终端的功率mosfet结构的制造工艺。

背景技术：

1、在mosfet内部存在寄生的npn晶体管，在雪崩期间，流经p基区电阻的雪崩电流可能产生压降，触发寄生bjt导通，导致电流集中和烧毁。

2、在现有的技术方案中，通常是通过将接触孔延伸出p基区，然后对p基区进行重掺杂，降低了p基区电阻，抑制寄生bjt的误开启，从而提升了雪崩电流耐受能力，然而该技术方案中，接触孔直接完全延伸到p基区，p基区重掺杂p+，这使得金属直接把p基区硬短接到源极，从而形成静态钳位，其优点是抑制寄生bjt的能力很强，但是所有的钳位完全固定，从而带来以下缺点；

3、1、导通电阻恶化，为了保证钳位效果，接触孔需要大面积覆盖p基区，同时p基区需要整体重掺杂p+，此时沟道附近掺杂浓度升高，载流子迁移率下降，导致导通电阻变大，效率降低；

4、2、阈值电压漂移，p基区重掺杂会直接改变沟道区域的掺杂分布，器件开启电压不稳定，容易出现批次性偏差，影响控制电路的兼容性；

5、3、漏电增大，大面积的p+注入和接触孔，会形成更多的漏电路径，关断状态下的漏电流上升，静态功耗增加，高温下更明显；

6、5、无法兼顾低rdson和高eas，为了提高雪崩耐量，只能牺牲导通性能，反之亦然，无法在同一个器件上同时实现“低导通损耗”和“高雪崩鲁棒性；

7、6、钳位强度固定，缺乏自适应性，p基区被完全短接，钳位强度是固定的，正常工作时，p基区也被强制钳位，无法根据电流大小动态调整，造成不必要的性能损失；

8、为解决上述问题，特提供一种具有可靠性终端的功率mosfet结构的制造工艺。

技术实现思路

1、本发明的目的在于提供一种具有可靠性终端的功率mosfet结构的制造工艺，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：一种具有可靠性终端的功率mosfet结构的制造工艺，包括以下步骤：

3、s1、优化源极接触孔、n+源区以及p基区构造，使得源极接触孔延伸至p基区，降低p基区电阻；

4、s2、终端区设置立体沟槽，提升终端耐压能力；

5、s3、整体封装背面采用整块裸露金属板作为散热导体，实现快速降热；

6、其中所述p基区通过设置动态钳位电位，以使得p基区形成可变化的低阻通路连到源极，从而自适应电流大小形成可变钳位，提升雪崩电流耐受能力；

7、其中立体沟槽用于在表面高电场区域形成多级阶梯，使得横向电压进入所述立体沟槽，以削弱表面电场峰值，抑制雪崩发生。

8、优选的，所述步骤s1中，通过将源极接触孔从覆盖n+源区延伸至p基区上方，然后在源极接触孔内通过金属气相积沉工艺形成源极金属，源极金属通过动态钳位电位短接p基区与源极电位，实现p基区电位钳位；同时在接触孔下方对p基区进行掺杂，显著降低p基区电阻，减小雪崩电流引起的横向电势差。

9、优选的，所述动态钳位电位通过对p基区进行梯度掺杂形成，其中；

10、所述p基区靠近所述源极接触孔的位置，通过p+重掺杂，从而形成低阻区域；

11、所述p基区远离所述源极接触孔的位置，通过p轻掺杂，从而形成高阻区域；

12、以使得低密度电流仅通过高阻区域通过，不对电流造成影响；而高密度电流通过时通过流经低阻区域和高阻区域，通过低阻区域分摊，使得整体电阻降低。

13、优选的，所述动态钳位电位通过对多个所述源极接触孔进行差异化设计，其中包括a型接触孔和b型接触孔；

14、所述a型接触孔在原有接触孔的尺寸基础上进行加宽加长，以使得所述a型接触孔同时覆盖n+源区和p基区，直接短接p基区到源极；

15、所述b型接触孔保持原有工艺，仅覆盖n+源区而不延伸至p基区，p基区只能通过硅内部电阻连接到源极；

16、以使得低密度电流情况下，p基区的横向电流只会就近流到最近的接触孔，此时，电流大多被b型接触孔的n+源区吸收，只有很少一部分流到a型接触孔附近的p基区，此时等效p基区电阻由硅本身的电阻主导，整体电阻偏高；而高电流密度时，所述p基区的横向电流会向所有低阻路径扩散，此时延伸孔把p基区电位直接拉到源极电位，p基区的等效电阻降，此时即使电流很大，vbe也被强制压在0.7v以下，寄生bjt无法开启，钳位强度随电流自动增强。

17、优选的，所述a型接触孔与所述b型接触孔采用交替间隔分布，在刻蚀过程中，通过整体处理形成b型接触孔，然后再进行间隔定位，对原有定位的b型接触孔进行加深形成所述a型接触孔。

18、优选的，所述动态钳位电位通过对每个元胞进行位置定位，然后在每一个元胞下方通过重度掺杂形成独立的微型p+注入点，所述源极接触孔穿过n+源区与所述微型p+注入点短接，以此针对每一个元胞形成无数个与所述元胞一一对应的钳位电位，以使得雪崩时，电流在p基区是不均匀的，会在局部区域形成热点，热点附近的微型p+注入点，会把局部的p基区电位直接钳位到源极，瞬间把该区域的p基区电阻拉低，而非热点区域，电流密度低时p基区电阻还是原来的高阻，不影响沟道性能结果:同部热点被精准抑制，寄生bjt不会在任何地方开启，也不牺牲整体rdson。

19、优选的，所述立体沟槽包括环绕设置在元胞区外围独立的回形圈，所述回形圈为多组，且回形圈的底部做大圆角处理，避免尖角电场集中。

20、优选的，内侧所述回形圈设置间距小于外侧回形圈间距，同时内侧所述回形圈的沟槽宽度小于外侧回形圈的宽度，从而在内侧形成密集分压区，对高电场区域进行多级缓冲；外侧形成平缓过渡区，匹配逐渐降低的电场梯度；从而使得电场分布更贴合实际电势变化，内圈峰值被有效压低外圈不需要多余沟槽，节省了终端面积，实现“耐压提升+面积优化”的双重收益。

21、优选的，内侧所述回形圈在的刻蚀深度大于外侧所述回形圈的刻蚀深度，以使得内侧所述回形圈能够快速把高电场拉入硅片内部，远离表面，然后通过外侧所述回形圈进行平滑过渡，从而使得电场不再集中在单一沟槽底部，而是被分散到不同深度的沟中表面电场强度大幅降低，显著提升终端耐压和抗表面击穿能力。

22、优选的，多个所述回形圈之间注入p型场限环，形成横向电势梯度，场限环的宽度和间距采用与所述回形圈相同的梯度设计，从而与回形圈协同分压进一步平缓表面电场。

23、本发明的技术效果和优点：

24、1、该具有可靠性终端的功率mosfet结构的制造工艺，通过在传统的源极接触孔延伸工艺基础上，通过在p基区设置动态钳位电位，以使得p基区形成可变化的低阻通路连到源极，从而自适应电流大小形成可变钳位，在实际应用时，通过p基区的电流为小电流时钳位弱，不影响漏源导通电阻；而当p基区的电流为大电流或者出现电流雪崩时钳位自动变强，强力抑制寄生bit，从而实现低导通电阻与高雪崩耐量，在正常使用时，不会增大导通电阻，效率不会出现下降，避免造成性能损失。

25、2、该具有可靠性终端的功率mosfet结构的制造工艺，通过对p基区采用差异化的掺杂方案，使得在实际应用时，小电流仅流经轻掺杂的高阻区域，而大电流或雪崩电流自动扩展至重掺杂低阻区域，实现电流越大、电阻越低、钳位越强的自适应效果，最为关键的是，在正常工作时不引入额外低阻掺杂，不抬升导通电阻，在接触孔附近局部重掺杂，沟道区域主体保持轻掺杂状态，不干扰沟道掺杂，阈值电压一致性好，关断漏电流更低；而雪崩时自动降低基区电阻，通过多点低阻区快速分摊，避免局部电势过高。

26、3、该具有可靠性终端的功率mosfet结构的制造工艺，通过在接触孔进行刻蚀过程中，通过整体先刻蚀出b型接触孔，然后在b型接触孔的基础上进行a型接触孔定位后进行二次刻蚀增加深度，以使得低密度电流情况下，p基区的横向电流只会就近流到最近的接触孔，等效p基区电阻由硅本身的电阻主导；而高电流密度时，p基区的横向电流会向所有低阻路径扩散，此时即使电流很大，导通电阻依然很低，寄生bjt无法开启，实现钳位强度随电流自动增强，并且该方案可在现有已经完成基础源区接触孔刻蚀的半成品基础上进一步加工得来，其制作难度很成本更低。

27、4、该具有可靠性终端的功率mosfet结构的制造工艺，动态钳位电位通过对每个元胞进行位置定位，然后在每一个元胞下方通过重度掺杂形成独立的微型p+注入点，源极接触孔穿过n+源区与微型p+注入点短接，以此针对每一个元胞形成无数个与元胞一一对应的钳位电位，以使得雪崩时，微型p+注入点会把局部的p基区电位直接钳位到源极，瞬间把该区域的p基区电阻拉低，而非热点区域，电流密度低时p基区电阻还是原来的高阻，不影响沟道性能结果，具有超高精度和完全寄生bjt抑制产生的效果，并且对于整体rdson基本没有任何影响，更适用于更高端的芯片制作。