一种四端口双向SiCJFET器件及其制造方法与流程

本发明涉及碳化硅功率半导体器件的设计和制造，尤其涉及一种四端口双向sic jfet器件及其制造方法。

背景技术：

1、碳化硅器件适合应用于高压大电流、高温、高频等工况，替代硅基器件后能够显著提升电力变换的效率、降低电力变换的损耗，目前已广泛应用于高端的开关电源、新能源汽车obc以及新能源汽车主电驱中。为了进一步简化电路拓扑、提高功率密度、拓展四象限运行和能量双向流动功能，传统的碳化硅器件（单向开关）需要反向串联使用，极大增加了控制策略的复杂度，同时使导通损耗翻倍，严重时容易导致电路烧毁。双向开关器件具有双向低阻导通、双向耐高压阻断的功能，两侧电压极性可动态反转，无需额外防反串管，增加了拓扑设计的自由度。相对于单向开关的反向串联，双向开关器件还能有效提高工作频率，便于散热设计，有利于发挥碳化硅的材料和器件优势。然而，现有的碳化硅双向器件在导通电阻和耐压能力之间难以取得良好的平衡，结构复杂且制造难度大。

技术实现思路

1、有鉴于此，本发明的目的在于提出一种四端口双向sic jfet器件及其制造方法，以解决现有的碳化硅双向器件在导通电阻和耐压能力之间难以取得良好的平衡，结构复杂且制造难度大的问题。

2、基于上述目的，本发明提供了一种四端口双向sic jfet器件，包括：

3、第二导电类型的sic衬底；

4、位于所述衬底上方的第一导电类型缓冲层；

5、位于所述缓冲层上方的多个第二导电类型导电沟道和多个第一导电类型控制/耐压层，所述导电沟道与所述控制/耐压层在垂直方向上交替层叠设置，且最下层为导电沟道，最上层为控制/耐压层；

6、第一源区和第二源区，分别位于所述交替层叠结构沿第一方向的相对两侧，且与所述导电沟道接触；

7、第一栅电极和第二栅电极，分别位于所述最上层控制/耐压层的上方，且分别邻近所述第一源区和所述第二源区设置；

8、其中，所述缓冲层的掺杂浓度从底部至顶部逐渐减小，所述控制/耐压层的掺杂浓度从邻近各自源区的一侧向对侧逐渐减小，所述缓冲层与所述控制/耐压层构成resurf结构。

9、优选地，导电沟道与控制/耐压层之间形成pn结；所述导电沟道的掺杂浓度和厚度被配置为：当所述pn结零偏或正偏时，导电沟道内耗尽层厚度小于其厚度，使多个导电沟道并联导通；当所述pn结反偏时，导电沟道内耗尽层厚度不小于其厚度，使多个导电沟道被完全耗尽而关断。

10、优选地，控制/耐压层的掺杂浓度和厚度被配置为：当所述pn结反偏时，所述控制/耐压层未被完全耗尽，且随着器件反向电压增大，所述控制/耐压层被逐步耗尽，以缓解电场集聚。

11、优选地，缓冲层与所述源区、所述衬底构成npn或pnp结构；当所述resurf结构的耗尽区扩展至所述衬底时，所述npn或pnp结构发生穿通击穿，以提供电压钳位。

12、优选地，在垂直于所述第一方向的截面内，还包括：

13、侧面控制/耐压层，分别位于所述交替层叠结构的相对两侧；

14、栅电极，位于所述侧面控制/耐压层外侧、所述缓冲层上方以及所述最上层控制/耐压层上方；

15、所述侧面控制/耐压层构成栅极总线，用于将所述栅电极的控制信号传输至每一层控制/耐压层。

16、优选地，第一源区与所述第二源区具有相同的掺杂浓度和深度，所述第一栅电极与所述第二栅电极具有相同的结构和尺寸，所述多个导电沟道和多个控制/耐压层相对于所述第一源区和第二源区的中间位置对称设置，使所述第一源区与第二源区的功能能够相互转换，以实现双向导通和双向阻断。

17、本发明还提供一种上述的四端口双向sic jfet器件的制造方法，包括以下步骤：

18、s1、在第二导电类型的sic衬底上，外延生长第一导电类型的缓冲层，所述缓冲层的掺杂浓度从底部至顶部逐渐减小；

19、s2、在所述缓冲层上，外延生长第二导电类型的导电沟道层；

20、s3、在所述导电沟道层上，形成本征外延层或低掺杂的第二导电类型外延层；

21、s4、利用具有渐变透光率的掩膜进行离子注入，在所述本征外延层或低掺杂外延层的两侧分别形成第一导电类型的控制/耐压层，所述控制/耐压层的掺杂浓度从各自源区侧向对侧逐渐减小；

22、s5、重复步骤s2至s4至少一次，以形成多个交替层叠的导电沟道和控制/耐压层，且最上层为控制/耐压层；

23、s6、在所述交替层叠结构的两侧刻蚀形成第一沟槽和第二沟槽，并通过垂直和倾斜离子注入在所述第一沟槽和第二沟槽的底部及侧壁形成第一源区和第二源区；

24、s7、在垂直于所述第一方向的截面内，刻蚀形成第三沟槽和第四沟槽，并通过倾斜离子注入在所述第三沟槽和第四沟槽的侧壁形成侧面控制/耐压层；

25、s8、形成层间介质层，并在所述层间介质层上形成栅电极和源电极。

26、优选地，在步骤s4中，所述控制/耐压层形成后，所述本征外延层或低掺杂外延层的中间区域保持为本征或低掺杂状态，以隔离两侧的控制/耐压层。

27、优选地，在步骤s6中，所述第一沟槽和第二沟槽的深度不超过第一层第一导电类型的控制/耐压层；所述第一源区和第二源区的掺杂浓度为1e19 cm-3至1e21 cm-3。

28、优选地，在步骤s7中，所述第三沟槽和第四沟槽的深度不小于第一层第二导电类型的导电沟道；所述侧面控制/耐压层的掺杂浓度为1e17 cm-3至1e19 cm-3。

29、本发明的有益效果：

30、1、本发明提供了一种四端口双向sic jfet器件，包括交替设置的多个第二导电类型导电沟道和第一导电类型控制/耐压层，形成交替设置的多层pn结结构。当pn结零偏或轻微正偏时，多个导电沟道同时作为导电通道，得益于多个导电沟道的并联属性，等效导通电阻极低；当pn结反偏时，多个导电沟道同时被耗尽，第一和第二源极之间彻底关断。

31、2、本发明通过设置从顶部至底部掺杂浓度逐渐升高的缓冲层，与浓度从源区侧向对侧逐渐减小的控制/耐压层共同组成resurf结构，当一侧源极电压逐渐升高时，缓冲层和对侧控制/耐压层被逐步耗尽，有效抑制了器件内部的电场强度，使器件能够承受高阻断电压。所述缓冲层与源区、衬底之间形成npn或pnp结构，当耗尽区触及衬底时发生穿通击穿，承担电压钳位功能，提供泄放雪崩或电压过冲能量的通路。

32、3、本发明所述器件的第一源区和第二源区的定义可互相转换，相应地，第一源电极和第二源电极、第一栅电极和第二栅电极的定义同步互相转换，具有双向低阻导通、双向高压阻断功能。本发明同时提供了一种四端口双向sic jfet器件的制造方法，通过在sic单晶衬底上采用渐变掺杂法制造具有缓变浓度分布的缓冲层，通过多次外延生长精准控制每个导电沟道的掺杂浓度和厚度，通过渐变透光率掩膜配合离子注入制造浓度渐变的控制/耐压层，充分匹配了所述器件对高精度掺杂浓度和厚度的设计要求，结构简洁，实现方法简单，提升了双向器件的导通特性和耐高压特性。