一种垂直铜柱堆叠封装结构及其制备方法与流程

本发明涉及半导体芯片封装，特别是涉及一种垂直铜柱堆叠封装结构及其制备方法。

背景技术：

1、在存储芯片垂直堆叠封装领域，现有主流工艺采用垂直铜柱堆叠技术，其典型流程为：在玻璃载片表面涂覆释放层并贴装芯片，通过晶圆电镀形成铜柱，经塑封料（emc）包覆后研磨暴露铜柱顶端，逐层重复上述工序完成多芯片堆叠，最终制作重布线层（rdl）及外部连接凸点，并剥离玻璃载片完成封装。

2、然而，上述工艺存在以下技术问题：其一，工艺需在芯片上预制铜柱后再对带铜柱的薄芯片整体进行背面研磨，由于铜柱金属与硅片、塑封料之间热膨胀系数差异较大，研磨过程中易产生晶圆总厚度偏差（ttv）超标，导致互连开路或短路缺陷；其二，全流程依赖玻璃载片承载晶圆，包含载片贴合与剥离两道专用工序，设备及耗材成本较高，且载片剥离过程中易引发晶圆翘曲、芯片偏移及崩边缺陷；其三，随堆叠高度增加，需一次性电镀大厚度铜柱，对光刻胶厚度及深宽比要求极高，工艺窗口窄，易出现铜柱空洞及高度不均问题；其四，铜柱仅靠单层塑封料包覆，在冷热循环及研磨应力作用下铜柱易发生分层脱落，产生互连失效。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直铜柱堆叠封装结构及其制备方法，用于解决现有技术中垂直铜柱堆叠封装工艺需在芯片上预制铜柱后再对带铜柱的薄芯片整体进行背面研磨，研磨过程中易产生晶圆总厚度偏差超标，导致互连开路或短路缺陷；全流程依赖玻璃载片承载晶圆，载片剥离过程中易引发晶圆翘曲、芯片偏移及崩边缺陷；随堆叠高度增加需一次性电镀大厚度铜柱，对光刻胶厚度及深宽比要求极高，工艺窗口窄，易出现铜柱空洞及高度不均问题；铜柱仅靠单层塑封料包覆，在冷热循环及研磨应力作用下铜柱易发生分层脱落，产生互连失效的问题。

2、为实现上述目的及其他相关目的，本发明提供以下技术方案：

3、本发明的第一方面，提供一种垂直铜柱堆叠封装结构，包括：

4、晶圆基底；

5、至少两个芯片，至少两个芯片以正装方式逐层错位堆叠于所述晶圆基底上，各芯片的焊盘朝上设置且位于不同高度；

6、第一绝缘介质层，覆盖所有芯片的表面并延伸至所述晶圆基底，所述第一绝缘介质层中设有分别延伸至对应焊盘的开窗；

7、多个第一铜柱，多个所述第一铜柱分别设置于对应的所述开窗内并与对应的焊盘电连接；

8、多个第二铜柱，多个所述第二铜柱分别设置于对应的第一铜柱的顶端并向上延伸；

9、第二绝缘介质层，覆盖所述第一绝缘介质层并包围所有第二铜柱，各第二铜柱的顶面从研磨后的第二绝缘介质层的表面露出；

10、重布线层和外部连接凸点，设置于所述第二绝缘介质层表面并与第二铜柱电连接；

11、其中，所述第一绝缘介质层的弹性模量小于所述第二绝缘介质层的弹性模量。

12、进一步地，所述芯片的背面经过减薄研磨。

13、通过以晶圆基底直接承载多层预减薄芯片，取消了玻璃临时载片及bond/debond工序；以分级铜柱结构将不同高度的焊盘引至统一高度平面，再经第二段电镀形成等高第二铜柱，从根本上消除了带预制铜柱薄芯片研磨导致的晶圆总厚度偏差问题；差模量双层绝缘介质层的梯度力学设计使靠近芯片侧具有高形变顺应性、靠近研磨面侧具有高刚性，协同抑制铜柱分层脱落与研磨面不平整问题。

14、各第一铜柱根据对应焊盘的高度位置设置为不同长度，使各第一铜柱的顶端均终止于以所述第一绝缘介质层上表面为基准的共同高度区间；具体的，各第一铜柱的顶面相对于所述第一绝缘介质层上表面的高度差不大于5μm。

15、进一步地，所述第一铜柱和第二铜柱的直径为10μm～50μm，相邻铜柱之间的中心距为70μm～100μm。所述第二铜柱的高度为50～150μm且顶面之间的高度差不大于5μm。上述几何参数范围覆盖了细间距高密度垂直互连的优选设计窗口，铜柱直径与中心距的比例关系保证了电镀填充的可行性及封装体的互连密度要求。

16、进一步地，所述第一绝缘介质层的弹性模量为1gpa～8gpa，所述第二绝缘介质层的弹性模量为10gpa～40gpa。上述模量数值范围确保两层绝缘介质层之间形成足够的刚性梯度：低模量第一绝缘介质层在铜柱根部和芯片边缘提供充分的形变顺应性，有效吸收热机械应力；高模量第二绝缘介质层在研磨面提供稳定的刚性支撑，限制第二铜柱在塑封和研磨过程中的偏斜，保证研磨表面及重布线层的平整稳定性。

17、具体地，所述第一绝缘介质层的材料选自聚酰亚胺（pi）、聚苯并噁唑（pbo）、苯并环丁烯（bcb）中的至少一种；优选为聚酰亚胺（pi）。上述材料均为具有高延展性、低弹性模量的有机绝缘材料，弹性模量处于1 gpa～8 gpa范围内，能够在芯片边缘及铜柱根部应力集中区域提供良好的形变缓冲，有效抑制热循环过程中铜柱根部的疲劳裂纹萌生与扩展。

18、具体地，所述第二绝缘介质层的材料选自环氧塑封料（emc）、双马来酰亚胺树脂（bmi）、含二氧化硅填料的复合树脂中的至少一种；优选为环氧塑封料（emc）。上述材料均为具有高刚性、低热膨胀系数的热固性或复合型绝缘材料，弹性模量处于10 gpa～40 gpa范围内，能够在研磨和后续制程中对第二铜柱提供稳定的侧向约束，防止铜柱偏斜，并保证研磨后表面的平整度满足重布线层制作要求。

19、在一些实施例中，所述芯片为dram芯片、nand闪存芯片或者其组合，单个芯片的厚度为15～50μm，相邻芯片之间的错位量为20～100μm，单个封装结构中芯片的数量为2~8个。上述参数范围覆盖了主流存储芯片的典型薄芯片厚度及多层堆叠的优选错位量，错位量设计使各层芯片焊盘充分暴露于第一绝缘介质层开窗区域，保证铜柱与焊盘的可靠电连接。

20、进一步地，所述封装结构还包括梯度界面锚固层，所述梯度界面锚固层覆盖所述第二铜柱的侧壁以及所述第一绝缘介质层的上表面，位于所述第二铜柱和所述第二绝缘介质层之间，以及所述第一绝缘介质层与所述第二绝缘介质层之间。梯度界面锚固层在第二铜柱侧壁、第一绝缘介质层上表面与第二绝缘介质层之间建立多位点界面结合，形成由低模量缓冲区向高模量支撑区过渡的界面连接，进一步抑制铜柱分层脱落缺陷，提升封装长期可靠性。

21、优选地，所述梯度界面锚固层包括由n-(3,4-二羟基苯乙基)甲基丙烯酰胺、γ-甲基丙烯酰氧丙基三甲氧基硅烷、丙烯酸正丁酯和甲基丙烯酸缩水甘油酯形成的梯度丙烯酸共聚物，所述n-(3,4-二羟基苯乙基)甲基丙烯酰胺、γ-甲基丙烯酰氧丙基三甲氧基硅烷、丙烯酸正丁酯和甲基丙烯酸缩水甘油酯的摩尔比为5～15：5～15：30～50：25～45，所述梯度界面锚固层的干膜厚度为80～500 nm。其中，n-(3,4-二羟基苯乙基)甲基丙烯酰胺中的儿茶酚基团与铜表面形成配位结合，γ-甲基丙烯酰氧丙基三甲氧基硅烷中的硅烷基团与绝缘介质层表面形成共价结合，丙烯酸正丁酯软段提供弹性缓冲，甲基丙烯酸缩水甘油酯的环氧基团与第二绝缘介质层形成化学交联，四者协同实现多界面多位点的强结合。

22、本发明的第二方面，提供一种垂直铜柱堆叠封装结构的制备方法，包括如下步骤：

23、s1、提供晶圆基底，将至少两个经背面减薄的芯片以正装方式逐层错位堆叠于所述晶圆基底上，所述芯片的焊盘朝上；

24、s2、在所述晶圆基底上形成覆盖所有芯片表面的第一绝缘介质层，并在所述第一绝缘介质层中开设分别延伸至对应焊盘的开窗；

25、s3、在所述第一绝缘介质层上表面、所述开窗的侧壁和底部形成连续的导电种子层；

26、s4、在所述第一绝缘介质层的上表面形成第一光刻胶层，第一光刻胶层上开设有与开窗相对应的第一通孔；

27、s5、通过第一段铜电镀在所述开窗内分别形成与对应焊盘电连接的第一铜柱，各第一铜柱根据对应芯片焊盘的高度位置设置为不同长度，以补偿不同高度位置的焊盘之间的高度差，使各第一铜柱的顶端终止于以所述第一绝缘介质层上表面为基准的共同高度区间；

28、s6、剥离所述第一光刻胶并保留位于所述第一绝缘介质层上表面的导电种子层；

29、s7、在所述第一绝缘介质层的上表面形成第二光刻胶层，第二光刻胶层上开设有与第一铜柱相对应的第二通孔；

30、s8、通过第二段铜电镀在各第一铜柱顶端形成向上延伸的第二铜柱；

31、s9、剥离所述第二光刻胶层，并选择性去除未被第二铜柱覆盖的导电种子层；

32、s10、在所述第一绝缘介质层的上表面形成覆盖所述第二铜柱的第二绝缘介质层，研磨所述第二绝缘介质层直至露出各第二铜柱的顶面；

33、s11、在研磨后的第二绝缘介质层上形成与所述第二铜柱电连接的重布线层和外部连接凸点。

34、上述制备方法以晶圆基底直接承载，无需玻璃临时载片，铜柱分两段电镀，第一段电镀完成后保留第一绝缘介质层上表面的导电种子层，使第二段电镀可直接利用同一公共导电路径，避免对不同深度开窗再次实施种子层沉积，显著降低了单步工艺管控难度。

35、其中，所述第一绝缘介质层的弹性模量小于所述第二绝缘介质层的弹性模量。

36、进一步地，在步骤s2中，对于不同深度开窗，各开窗的深度与其底部开口尺寸之比不大于5；所述开窗优选为锥形，所述开窗的上部开口尺寸大于底部开口尺寸，且上部开口尺寸与底部开口尺寸的差值为5～30μm。锥形开窗设计有效降低了种子层在开窗侧壁和底部的覆盖难度，深宽比不大于5的限制确保了电镀液在开窗内的充分交换，保证铜的均匀填充，减少铜柱空洞缺陷。

37、所述导电种子层包括依次设置的阻挡粘附层和铜种子层，所述阻挡/粘附层包括ti、tiw、ta、tan中的至少一种。所述铜种子层通过物理气相沉积、化学气相沉积、原子层沉积、化学镀中的至少两种工艺组合形成。采用至少两种工艺组合形成铜种子层，能够在不同深度开窗的底部和侧壁实现连续导电覆盖，阻挡粘附层防止铜向绝缘介质层扩散并提高种子层与基底的结合力。

38、进一步地，所述第一段铜电镀采用含抑制剂、加速剂和整平剂的酸性硫酸铜电镀液，以及采用脉冲或脉冲反向电流，使铜优先在所述多个不同深度开窗的底部生长，使各第一铜柱顶面相对于所述第一绝缘介质层上表面的高度差不大于5μm。通过电镀液添加剂的协同作用与脉冲电流波形的精确控制，实现铜在不同深度开窗内的差异化底部优先生长，从工艺层面保证第一铜柱顶面的高度均一性。同时，配合锥型的开窗形状能够补偿填充速率差异，保证个第一铜柱顶面的高度差控制在范围内。

39、具体地，在形成所述第二光刻胶层之前，对所述第一铜柱顶面进行去氧化物和微蚀活化处理。该预处理步骤去除第一铜柱顶面在空气中形成的氧化层，并通过微蚀形成新鲜的铜表面，显著提升第一铜柱与第二铜柱之间的界面结合质量，降低两段铜柱界面处的电阻及机械失效风险。

40、在一些实施例中，在选择性去除未被所述第二铜柱覆盖的导电种子层之后且形成所述第二绝缘介质层之前，对所述第二铜柱和所述第一绝缘介质层的外露表面进行等离子体活化，并形成梯度界面锚固层，所述梯度界面锚固层覆盖所述第二铜柱的侧壁以及所述第一绝缘介质层的上表面。等离子体活化步骤在铜柱侧壁和绝缘介质层表面引入活性官能团，为梯度界面锚固层提供化学结合位点，显著提升锚固层与基底表面的结合强度。

41、优选地，所述梯度界面锚固层包括由n-(3,4-二羟基苯乙基)甲基丙烯酰胺、γ-甲基丙烯酰氧丙基三甲氧基硅烷、丙烯酸正丁酯和甲基丙烯酸缩水甘油酯形成的梯度丙烯酸共聚物，所述n-(3,4-二羟基苯乙基)甲基丙烯酰胺、γ-甲基丙烯酰氧丙基三甲氧基硅烷、丙烯酸正丁酯和甲基丙烯酸缩水甘油酯的摩尔比为5～15：5～15：30～50：25～45，所述梯度界面锚固层的干膜厚度为80～500 nm。上述四元梯度丙烯酸共聚物的组成比例经优化设计，使锚固层同时具备对铜表面的配位结合能力、对绝缘介质层表面的共价结合能力、弹性缓冲能力以及与第二绝缘介质层的化学交联能力，干膜厚度80～500 nm的设定在保证界面结合效果的同时不影响铜柱间距和封装尺寸精度。

42、在一些实施例中，所述制备方法还包括s12：在形成所述外部连接凸点后，于外部连接凸点一侧贴覆保护胶带，并对所述晶圆基底的背面进行减薄，然后在去除所述保护胶带后实施晶圆切割，得到单颗的垂直铜柱堆叠封装结构。该后段制程步骤在封装体正面已形成重布线层和外部连接凸点的保护下对晶圆基底背面进行减薄，有效控制最终封装体的整体厚度，满足轻薄化封装需求。

43、如上所述，本发明的垂直铜柱堆叠封装结构及其制备方法，具有以下有益效果：

44、1、通过将堆叠芯片提前完成背面减薄后再正装于晶圆基底上，铜柱全部在芯片成型后电镀，彻底消除了带预制铜柱薄芯片整体背磨工序，从根本上解决了铜柱金属与硅片、塑封料热膨胀系数差异导致的晶圆总厚度偏差失控问题，互连开路和短路缺陷大幅降低。

45、2、通过以晶圆基底直接承载多层芯片堆叠，无需玻璃临时载片、释放层及专用bond/debond工序，消除了载片剥离过程中引发晶圆翘曲、芯片偏移和崩边缺陷的风险，同时减少了专用设备和耗材投入，缩短了制程周期。

46、3、通过分段两次铜电镀将铜柱分为第一铜柱和第二铜柱，并在第一段电镀后保留第一绝缘介质层上表面的导电种子层供第二段电镀直接使用，单次电镀厚度和光刻胶深宽比要求大幅降低，电镀空洞和铜柱高度不均缺陷减少，工艺可行性和量产良率显著提升。

47、4、通过第一绝缘介质层弹性模量小于第二绝缘介质层弹性模量的差模量双层绝缘包覆结构，低模量第一绝缘介质层在靠近薄芯片、焊盘和第一铜柱根部的区域提供高形变顺应性，分散芯片边缘及铜柱根部的热机械应力集中；高模量第二绝缘介质层在研磨面区域提供高刚性支撑，限制较长第二铜柱在塑封和研磨过程中的偏斜，保证研磨表面及重布线层的平整稳定性，铜柱分层脱落失效风险显著降低。

48、5、通过在第二铜柱侧壁及第一绝缘介质层上表面形成由四元梯度丙烯酸共聚物构成的梯度界面锚固层，利用儿茶酚基团与铜的配位结合、硅烷基团与绝缘介质层的共价结合以及环氧基团与第二绝缘介质层的化学交联，在铜柱与双层绝缘介质层之间建立多位点界面结合，形成由低模量缓冲区向高模量支撑区过渡的界面连接，进一步抑制冷热循环和机械研磨应力作用下的铜柱分层脱落，提升封装体的长期可靠性。