计算节点、计算节点集群、超节点服务器及上电控制方法与流程

本申请涉及计算机，尤其涉及计算节点、计算节点集群、超节点服务器及上电控制方法。

背景技术：

1、基于开放计算项目（open compute project，简称：ocp）的人工智能（artificialintelligence，简称：ai）节点中，通用基带板卡（universal baseband board，简称：ubb）通常搭载多个加速器模块（ocp accelerator module，简称：oam）和多个物理层重定时器（phyretimer）。随着系统复杂度的不断提升，ubb搭载多oam以及多phy retimer的架构在单个oam连接ubb的连接器物理损坏或者单个phy retimer出现故障的情况下，会造成整个ubb报废，可维护性差。且对ubb上的多个oam和多个phy retimer的配置和管理以及串行器/解串器（serializer/deserializer，简称：serdes）信号的传输存在长距离走线的情况，这极大地增加了ai节点的设计难度，降低了可靠性。

技术实现思路

1、本申请提供了一种计算节点、计算节点集群、超节点服务器及上电控制方法，以至少解决相关技术中可维护性差、ai节点的设计难度高、可靠性低的问题。

2、本申请提供了一种计算节点，包括：转接板和多个基带板卡；转接板的第一端与主板侧连接，转接板的第二端与多个基带板卡连接；每个基带板卡包括一个加速单元和一个重定时器；

3、转接板用于将主板侧的管理总线和数据总线分发至每个基带板卡；

4、转接板包括多条串行收发链路，多条串行收发链路用于将多个基带板卡中的加速单元的第一串行收发总线互连，以实现多个基带板卡中的加速单元的互连；

5、针对多个基带板卡中的任一基带板卡，该基带板卡中的加速单元的第二串行收发总线与该基带板卡中的重定时器连接；

6、重定时器用于对第二串行收发总线上的信号进行调理，将调理后的信号输出至交换机。

7、本申请还提供了一种计算节点集群，包括：多个上述任一种的计算节点和交换机；

8、多个计算节点之间通过交换机进行通信。

9、本申请还提供了一种超节点服务器，包括：多个上述任一种的计算节点。

10、本申请还提供了一种上电控制方法，应用于上述任一种的计算节点中的转接板，包括：

11、接收主板侧下发的上电指令；

12、响应于上电指令，在检测到任一基带板卡在位的情况下，触发该基带板卡中的加速单元供电模组为该基带板卡中的加速单元供电；

13、在接收到任一基带板卡中的加速单元发送的供电就绪信号后，触发该基带板卡中的重定时器的供电；

14、在多个基带板卡中的加速单元以及重定时器均满足上电条件的情况下，向主板侧发送供电就绪信号，以使主板侧对各个基带板卡的加速单元进行软件级初始化与底层驱动加载。

15、本申请还提供了一种电子设备，包括：存储器，用于存储计算机程序；处理器，用于执行计算机程序时实现上述任一种上电控制方法的步骤。

16、本申请还提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，其中，计算机程序被处理器执行时实现上述任一种上电控制方法的步骤。

17、本申请还提供了一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时实现上述任一种上电控制方法的步骤。

18、本申请提供的计算节点，包括转接板和多个基带板卡，转接板的第一端与主板侧连接，转接板的第二端与多个基带板卡连接，每个基带板卡包括一个加速单元和一个重定时器；该架构在单个加速单元或单个重定时器故障时减少了维护损耗；转接板将主板侧的管理总线和数据总线分发至每个基带板卡，转接板利用其中的多条串行收发链路将多个基带板卡中的加速单元的第一串行收发总线互连，实现多个基带板卡中的加速单元的互连，避免了基带板卡的管理总线、数据总线存在长连线的情况，避免了加速单元之间的信号传输存在长距离走线的情况；针对多个基带板卡中的任一基带板卡，该基带板卡中的加速单元的第二串行收发总线与该基带板卡中的重定时器连接；重定时器用于对第二串行收发总线上的信号进行调理，将调理后的信号输出至交换机，基带板卡的架构使得单个基带板卡内的加速单元与重定时器之间的连接避免了长距离走线的情况；达到了降低计算节点的设计难度，提高计算节点的可靠性的技术效果。

1.一种计算节点，其特征在于，包括：转接板和多个基带板卡；所述转接板的第一端与主板侧连接，所述转接板的第二端与所述多个基带板卡连接；每个所述基带板卡包括一个加速单元和一个重定时器；

2.根据权利要求1所述的计算节点，其特征在于，针对所述多个基带板卡中的任一基带板卡，该基带板卡包括第一夹层连接器和第二夹层连接器，该基带板卡中的加速单元通过所述第一夹层连接器和第二夹层连接器与该基带板卡连接。

3.根据权利要求2所述的计算节点，其特征在于，所述第一夹层连接器与所述第二夹层连接器符合预设接口规范。

4.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括第一连接器和交换模块，所述第一连接器的第一端与所述主板侧连接，所述第一连接器的第二端与所述交换模块的第一端连接；

5.根据权利要求4所述的计算节点，其特征在于，所述转接板还包括多个第二连接器；

6.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括多个第二连接器，所述基带板卡包括第三连接器；

7.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括第一连接器和多个第二连接器；所述第一连接器的第一端与所述主板侧连接，所述第一连接器的第二端与所述多个第二连接器的第一端连接；

8.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括第一连接器、第一逻辑器以及多个第二连接器；所述第一连接器的第一端与所述主板侧的第二逻辑器连接；

9.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括第一连接器以及第一逻辑器；所述第一连接器的第一端与所述主板侧的第二逻辑器连接；

10.根据权利要求1所述的计算节点，其特征在于，所述转接板还包括第一连接器以及第一逻辑器；所述第一连接器的第一端与所述主板侧的第二逻辑器连接；

11.根据权利要求1所述的计算节点，其特征在于，针对所述多个基带板卡中的任一基带板卡，该基带板卡中还包括加速单元供电模组和重定时器供电模组；

12.根据权利要求1所述的计算节点，其特征在于，针对所述多个基带板卡中的任一基带板卡，该基带板卡中还包括闪存模块，所述闪存模块与该基带板卡中的重定时器连接；

13.根据权利要求1所述的计算节点，其特征在于，所述基带板卡中的配置引脚的电平定义符合预设配置引脚规范，所述配置引脚的电平组合用于表征加速单元标识，以供主板侧对所述加速单元进行精准识别。

14.根据权利要求1所述的计算节点，其特征在于，所述第二串行收发总线包括所述加速单元中多个目标串行收发端口对应的多条串行收发通道。

15.一种计算节点集群，其特征在于，包括多个如权利要求1至14任一项所述的计算节点和交换机；

16.一种超节点服务器，其特征在于，包括多个如权利要求1至14任一项所述的计算节点。

17.一种上电控制方法，其特征在于，应用于如权利要求1至14任一项所述的计算节点中的转接板，包括：

18.根据权利要求17所述的方法，其特征在于，所述方法还包括：

19.一种电子设备，其特征在于，包括：

20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现如权利要求17至18任一项所述上电控制方法的步骤。

21.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求17至18任一项所述上电控制方法的步骤。