测试节点、内存测试设备及内存测试设备的下电方法与流程
本发明涉及计算机,尤其涉及一种测试节点、内存测试设备及内存测试设备的下电方法。
背景技术:
1、随着云计算、大数据和人工智能技术的快速发展,服务器对内存的性能和可靠性要求日益提升,内存条在出厂前需经过严格的测试验证。基于整机柜架构的全自动内存测试设备,通过将多个测试节点集成于同一机柜内,每个测试节点可同时安装多根内存条进行并行测试,以提升测试效率。
2、相关技术中,通常将测试节点设计为支持快插拔结构:节点供电采用power clip(电源快插连接器)铜排与机柜busbar(母线排)铜排直接插合,对外低速接口通过高密连接器集中转接以实现一次性快插拔。
3、然而,该方法存在测试节点在快插拔场景下因低速接口在关机后仍带待机电而导致的电弧和静电风险问题,亟待解决。
技术实现思路
1、本发明提供了一种测试节点、内存测试设备及内存测试设备的下电方法,以至少解决相关技术中测试节点在快插拔场景下因低速接口在关机后仍带待机电而导致的电弧和静电风险问题。
2、本发明提供了一种测试节点,包括:
3、管理板,所述管理板设置有目标控制器,所述目标控制器被配置为输出下电控制信号和/或周期性状态信号;
4、电源板,所述电源板设置有下电控制模块和电源转换模块,所述电源转换模块的输入端与外部电源电连接,所述电源转换模块的输出端与所述管理板电连接,所述电源转换模块被配置为向所述管理板提供工作电压;
5、所述下电控制模块分别与所述电源转换模块的使能端和所述目标控制器电连接,所述下电控制模块被配置为响应于接收到所述下电控制信号,和/或未接收到所述周期性状态信号的持续时长大于预设时长的情况下,输出关断信号至所述电源转换模块的使能端,以关断所述电源转换模块的至少一路输出电压。
6、本发明还提供了一种内存测试设备,包括:
7、机柜;
8、至少一个如上述实施例所述的测试节点,至少一个所述测试节点可插拔地安装于所述机柜内部。
9、本发明还提供了一种内存测试设备的下电方法,所述方法应用于上述实施例所述的内存测试设备,所述方法包括以下步骤:
10、响应于接收到下电指令,向电源板的下电控制模块发送下电控制信号;
11、基于所述下电控制信号,控制所述下电控制模块关断所述电源转换模块的至少一路输出电压;
12、响应于所述电源转换模块完成关断动作,控制所述测试节点的状态指示灯切换至可安全拔除指示状态。
13、通过本发明,由于在拔出测试节点之前,通过目标控制器主动下发下电控制信号或下电控制模块在目标控制器异常时自主检测超时,触发下电控制模块关断电源转换模块的输出电压,从而切断包括待机电源在内的所有次级供电,使低速接口在节点拔出前已处于彻底断电状态,因此,可以解决测试节点在快插拔场景下因低速接口在关机后仍带待机电而导致的电弧和静电风险技术问题,达到在保证测试节点快插拔效率的同时,消除拔插过程中的电弧和静电放电风险,提高设备可靠性和操作安全性的技术效果。
1.一种测试节点,其特征在于,包括:
2.根据权利要求1所述的测试节点,其特征在于,所述下电控制模块,包括:第一下电控制单元,所述第一下电控制单元被配置为根据接收到的所述下电控制信号,向所述电源转换模块的使能端输出所述关断信号;
3.根据权利要求1所述的测试节点,其特征在于,所述电源板,还包括:
4.根据权利要求3所述的测试节点,其特征在于,所述电源板,还包括:
5.根据权利要求4所述的测试节点,其特征在于,所述电平转换电路,包括:第一mos管、第二mos管和上拉电阻,其中,
6.根据权利要求1所述的测试节点,其特征在于,还包括:
7.根据权利要求6所述的测试节点,其特征在于,所述电源输入接口,包括:第一引脚和第二引脚,所述第一引脚的长度大于所述第二引脚的长度;
8.根据权利要求1所述的测试节点,其特征在于,还包括:
9.根据权利要求8所述的测试节点,其特征在于,所述外部接口为高密连接器母头,所述高密连接器母头分别通过线缆分别连接至所述管理板和所述电源板。
10.根据权利要求1所述的测试节点,其特征在于,还包括:进液接口和出液接口,其中,
11.根据权利要求1所述的测试节点,其特征在于,还包括:
12.一种内存测试设备,其特征在于,包括:
13.根据权利要求12所述的内存测试设备,其特征在于,所述机柜,包括:设置于所述机柜内部的母线排和机柜背板,其中,
14.根据权利要求13所述的内存测试设备,其特征在于,所述机柜,还包括:
15.根据权利要求12所述的内存测试设备,其特征在于,还包括:
16.一种内存测试设备的下电方法,其特征在于,所述方法应用于如权利要求12-15任一项所述的内存测试设备,所述方法包括以下步骤:
17.根据权利要求16所述的内存测试设备的下电方法,其特征在于,所述基于所述下电控制信号,控制所述下电控制模块关断所述电源转换模块的至少一路输出电压,包括:
18.根据权利要求16所述的内存测试设备的下电方法,其特征在于,在响应于接收到所述下电指令之前,还包括:
19.根据权利要求16所述的内存测试设备的下电方法,其特征在于,在向所述电源板的下电控制模块发送所述下电控制信号之后,还包括:
20.根据权利要求16所述的内存测试设备的下电方法,其特征在于,在响应于接收到所述下电指令之前,还包括:
版权声明:本站专利文献数据主要来源于国家知识产权局等公开渠道,由 技术新讯 进行整理汇编。页面设计及数据汇编的著作权归本站所有。全部内容仅供个人学习、科研评估与技术交流参考,严禁用于任何商业用途(包括但不限于直接生产制造、技术转让、倒卖数据等)。
免责条款:专利技术具有时效性,本站不对资料的绝对准确性、完整性和可实施性提供任何明示或暗示的担保。因参考本站内容造成的直接或间接损失,本站不承担相关法律责任。若您认为本站内容有侵权问题,请及时提供权属证明与我们联系,本站将在核实后依法处理。反馈意见:yyfuon@163.com