一种基于缓存的RAM内容初始化方法和系统与流程

本申请涉及可编程逻辑器件，尤其涉及一种基于缓存的ram内容初始化方法和系统。

背景技术：

1、可编程逻辑器件（programmable logic device，pld）作为专用集成电路(application specific integrated circuit，asic)领域中的一种半定制电路，采用pld的关键优点是在设计阶段中用户可根据需要修改电路，直到对设计工作感到满意为止。一旦设计完成，用户可立即投入生产，只需要利用最终软件设计文件简单地编程所需要数量的pld就可以了。其中，ram作为可编程逻辑器件中的重要资源，在设计阶段中用户可根据需要修改其初始值，通过初始化接口对其内容进行初始化操作。

2、一般而言，在芯片上电以后，未进行初始化之前，ram（random access memory，随机存取存储器）中的值是随机的，这种随机值不可控，导致无法达到预期要求。

技术实现思路

1、本申请实施例的主要目的在于提出一种基于缓存的ram内容初始化方法和系统，旨在通过缓存方式在ram中写入初始化值。

2、为实现上述目的，本申请实施例的一方面提出了一种基于缓存的ram内容初始化方法，所述方法包括：

3、控制存储器接口将ram初始化值发送给缓存介质，以使所述缓存介质存储所述ram初始化值；

4、控制所述存储器接口向缓存接口发送传输控制信号；所述传输控制信号包括时钟使能信号、写使能信号、初始化时钟信号和写入帧地址信号；

5、控制所述缓存接口根据所述传输控制信号将所述缓存介质中的所述ram初始化值发送给ram，以使所述ram写入所述ram初始化值。

6、在一些实施例中，所述ram初始化值以帧为单位进行传输，所述控制存储器接口将ram初始化值发送给缓存介质，包括：

7、控制所述存储器接口将缓存帧地址信号发送给所述缓存介质，并将第一预设位数的帧数据发送给所述缓存介质。

8、在一些实施例中，所述将第一预设位数的帧数据发送给所述缓存介质，包括：

9、将第一预设位数的帧数据通过位移寄存器发送给所述缓存介质。

10、在一些实施例中，所述控制所述缓存接口根据所述传输控制信号将所述缓存介质中的所述ram初始化值发送给ram，包括：

11、控制所述缓存接口根据所述时钟使能信号选择与所述ram的接口通路，根据所述写使能信号控制三态缓冲器进入初始化模式；

12、控制所述缓存接口根据所述初始化时钟信号确定ram时钟信号，根据所述写入帧地址信号确定数据选择信号和ram帧地址信号;

13、控制所述缓存接口根据所述数据选择信号、所述接口通路、所述ram时钟信号和所述ram帧地址信号将所述缓存介质中的所述ram初始化值发送给ram。

14、为实现上述目的，本申请实施例的另一方面提出了一种基于缓存的ram内容初始化系统，所述系统包括存储器接口、缓存接口、缓存介质和ram；其中，

15、所述存储器接口，用于将ram初始化值发送给所述缓存介质，并向所述缓存接口发送传输控制信号；所述传输控制信号包括时钟使能信号、写使能信号、初始化时钟信号和写入帧地址信号；

16、所述缓存介质，用于接收并存储所述ram初始化值；

17、所述缓存接口，用于根据所述传输控制信号将所述缓存介质中的所述ram初始化值发送给所述ram；

18、所述ram，用于接收并写入所述ram初始化值。

19、在一些实施例中，所述系统还包括位移寄存器，所述位移寄存器连接所述存储器接口和所述缓存介质，所述移寄存器被配置为将第一预设位数的帧数据发送给所述缓存介质。

20、在一些实施例中，所述缓存接口包括三态缓冲器、地址生成模块和时钟生成模块；其中，

21、所述时钟生成模块，用于根据所述初始化时钟信号确定ram时钟信号；

22、所述地址生成模块，用于根据所述时钟使能信号、所述写使能信号、所述初始化时钟信号和所述写入帧地址信号确定数据选择信号和ram帧地址信号；

23、所述三态缓冲器，用于根据所述写使能信号和数据选择信号传输所述ram初始化值。

24、在一些实施例中，所述ram包括数据写接口、地址接口和时钟接口；所述时钟接口被配置为接收所述ram时钟信号，所述地址接口被配置为接收所述ram帧地址信号，所述写接口被配置为接收所述三态缓冲器的输出。

25、在一些实施例中，所述系统还包括第一数据选择电路，所述第一数据选择电路的输入包括所述三态缓冲器的输出和外界写入数据，所述第一数据选择电路的输出连接所述写接口。

26、在一些实施例中，所述系统还包括第二数据选择电路，所述第二数据选择电路的输入包括所述ram帧地址信号和外界写入帧地址信号，所述第二数据选择电路的输出连接所述地址接口。

27、在一些实施例中，所述系统还包括第三数据选择电路，所述第三数据选择电路的输入包括所述ram时钟信号和外界写入时钟信号，所述第三数据选择电路的输出连接所述时钟接口。

28、在一些实施例中，所述ram包括数据读接口，所述读接口连接所述三态缓冲器。

29、本申请实施例至少包括以下有益效果：本申请提供一种基于缓存的ram内容初始化方法和系统,该方案中初始化系统包括存储器接口、缓存接口、缓存介质和ram，存储器接口将ram初始化值发送给缓存介质，并向缓存接口发送传输控制信号，传输控制信号包括时钟使能信号、写使能信号、初始化时钟信号和写入帧地址信号，缓存介质接收并存储ram初始化值，缓存接口根据传输控制信号将缓存介质中的ram初始化值发送给ram，实现在ram中写入初始化值，控制ram的写入值，以达到预期要求。

1.一种基于缓存的ram内容初始化方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述ram初始化值以帧为单位进行传输，所述控制存储器接口将ram初始化值发送给缓存介质，包括：

3.根据权利要求2所述的方法，其特征在于，所述将第一预设位数的帧数据发送给所述缓存介质，包括：

4.根据权利要求1所述的方法，其特征在于，所述控制所述缓存接口根据所述传输控制信号将所述缓存介质中的所述ram初始化值发送给ram，包括：

5.一种基于缓存的ram内容初始化系统，其特征在于，所述系统包括存储器接口、缓存接口、缓存介质和ram；其中，

6.根据权利要求5所述的系统，其特征在于，所述系统还包括位移寄存器，所述位移寄存器连接所述存储器接口和所述缓存介质，所述移寄存器被配置为将第一预设位数的帧数据发送给所述缓存介质。

7.根据权利要求5所述的系统，其特征在于，所述缓存接口包括三态缓冲器、地址生成模块和时钟生成模块；其中，

8.根据权利要求7所述的系统，其特征在于，所述ram包括数据写接口、地址接口和时钟接口；所述时钟接口被配置为接收所述ram时钟信号，所述地址接口被配置为接收所述ram帧地址信号，所述写接口被配置为接收所述三态缓冲器的输出。

9.根据权利要求8所述的系统，其特征在于，所述系统还包括第一数据选择电路，所述第一数据选择电路的输入包括所述三态缓冲器的输出和外界写入数据，所述第一数据选择电路的输出连接所述写接口。

10.根据权利要求8所述的系统，其特征在于，所述系统还包括第二数据选择电路，所述第二数据选择电路的输入包括所述ram帧地址信号和外界写入帧地址信号，所述第二数据选择电路的输出连接所述地址接口。

11.根据权利要求8所述的系统，其特征在于，所述系统还包括第三数据选择电路，所述第三数据选择电路的输入包括所述ram时钟信号和外界写入时钟信号，所述第三数据选择电路的输出连接所述时钟接口。

12.根据权利要求8所述的系统，其特征在于，所述ram包括数据读接口，所述读接口连接所述三态缓冲器。