一种对海量时序路径进行标准化简化的方法与流程

本发明属于集成电路eda领域，具体涉及一种用于eda时序路径分析的跨流程路径对比方法，可广泛应用于芯片物理设计（place & route）、时序优化、eco验证及后端签收流程。

背景技术：

1、在qor（时序优化）优化的测试分析工作中，分析对象主要是timing path（时序路径）。由于eda(electronics design automation，电子设计自动化)全流程中不同阶段（综合阶段synthesis、标准单元摆放阶段placement、时钟树阶段cts、绕线阶段route、绕线优化阶段opt等）会对timing path进行持续优化，导致路径上的节点数量、节点名称及层次结构发生变化。例如，插入缓冲器buffer、反相器inverter或调整标准单元尺寸cell resize等操作会使路径新增节点或改变实例名称，从而导致同一物理路径在不同阶段呈现为“不同”的路径。

2、现有技术中，难以高效辨识跨阶段的“同一路径”，导致时序timing、面积area、功耗power、电阻resistance、电容capacitance等关键指标无法进行可靠的横向对比，严重制约了ae/qa团队的自动化分析效率和优化收敛速度。

技术实现思路

1、本发明的目的在于提供一种对海量时序路径进行标准化简化的方法，以解决背景技术中的问题。

2、为解决上述技术问题，本发明提供了一种对海量时序路径进行标准化简化的方法，包括如下步骤：

3、步骤1：获取待对比的时序路径数据；

4、步骤2：在多工艺角和多工作模式环境下，切换至当前路径所在的脚本，确保后续路径标准化和数据对比在相同时序视图下进行；

5、步骤3：对路径进行标准化简化处理，生成具有可比性的lib_func_path；主要变化操作包括：lib_cell替换、foot_print替换、逻辑合并；

6、步骤4：数据计算与保存，在eda全流程的不同阶段，对生成的lib_func_path以及各节点的关键数据以统一格式输出。

7、在一种实施方式中，所述时序路径数据通过eda工具的相关命令，或者eda软件的内部接口获取。

8、在一种实施方式中，所述多工艺角和多工作模式环境下，同一时序路径在不同工艺角和不同工作模式下的时序数据存在显著差异，必须切换至该路径当前所属的脚本，才能获取准确、一致的时序信息。

9、在一种实施方式中，所述lib_cell替换包括：由于路径经过的节点可能是同一个lib_cell实例化出来的实例，将路径中各节点的实例名称替换为其对应的标准单元库名称lib_cell name，消除实例化差异。

10、在一种实施方式中，所述foot_print替换包括：foot_print是定义在eda标准单元库，由工厂或库供应商提供，对于每一个lib_cell都会有一个foot_print名称，不同的lib_cell存在相同的foot_print；将lib_cell名称进一步替换为其在标准单元库中定义的footprint名称。

11、在一种实施方式中，所述逻辑合并包括：

12、首先进行类型判断，如果路径中一个节点的实例类型是缓冲器，那么就直接省略；

13、如果一条时序路径的节点若存在连续偶数个反相器，那么就全部省略；如果奇数个反相器，就保留一个。

14、需要注意有时工具会使用时钟反相器和时钟缓冲器，对于时钟反相器和反相器做相同处理，时钟缓冲器和缓冲器做相同处理。

15、在一种实施方式中，需保存的数据包括：

16、路径中各节点所连接逻辑网线的线网延迟net delay、电阻resistance、电容capacitance；

17、实例的单元延迟cell delay；

18、其他与时序timing、面积area、功耗power相关的关键指标；

19、保存格式不做限制，采用json、csv、数据库表任意便于后续ae/qa分析的格式。

20、在一种实施方式中，所述时序路径的起点和终点在优化过程中如果被调整大小，其名称也不会改变，且可能为端口port，无需进行上述lib_cell替换、footprint替换及逻辑合并操作，保留其原始名称。

21、本发明提供的一种对海量时序路径进行标准化简化的方法，具有以下有益效果：

22、实现跨流程时序路径的精准识别与对比，有效解决因opt、resyn、swapping、buffer/inverter插入等网表修改导致的路径结构差异问题，使不同阶段的同一物理路径在标准化后可直接对比；

23、显著提升qor分析效率，ae/qa团队可基于lib_func_path快速定位同一路径在不同阶段的timing、area、power、resistance、capacitance变化趋势，极大缩短问题定位和优化迭代周期；

24、兼容现有eda流程，无需修改工具内核本方法，仅依赖标准eda命令和库信息，易于集成到现有innovus、icc2、primetime等主流工具流程中，实施成本低；

25、良好的可扩展性，该方法不仅适用于数据路径，也可扩展至时钟路径，并支持多vt、多驱动强度等复杂库情况下的路径归一化对比。

1.一种对海量时序路径进行标准化简化的方法，其特征在于，包括如下步骤：

2.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，所述时序路径数据通过eda工具的相关命令，或者eda软件的内部接口获取。

3.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，所述多工艺角和多工作模式环境下，同一时序路径在不同工艺角和不同工作模式下的时序数据存在显著差异，必须切换至该路径当前所属的脚本，才能获取准确、一致的时序信息。

4.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，所述lib_cell替换包括：由于路径经过的节点可能是同一个lib_cell实例化出来的实例，将路径中各节点的实例名称替换为其对应的标准单元库名称lib_cell name，消除实例化差异。

5.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，所述foot_print替换包括：foot_print是定义在eda标准单元库，由工厂或库供应商提供，对于每一个lib_cell都会有一个foot_print名称，不同的lib_cell存在相同的foot_print；将lib_cell名称进一步替换为其在标准单元库中定义的footprint名称。

6.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，所述逻辑合并包括：

7.如权利要求1所述的对海量时序路径进行标准化简化的方法，其特征在于，需保存的数据包括：

8.如权利要求6所述的对海量时序路径进行标准化简化的方法，其特征在于，所述时序路径的起点和终点在优化过程中如果被调整大小，其名称也不会改变，且可能为端口port，无需进行上述lib_cell替换、footprint替换及逻辑合并操作，保留其原始名称。